特許
J-GLOBAL ID：201703008264938162
情報処理装置
発明者：
出願人/特許権者：
代理人 (2件)：
溝井 章司
, 八巻 満隆
公報種別：再公表公報
出願番号（国際出願番号）：JP2013082775
公開番号（公開出願番号）：WO2015-083279
出願日： 2013年12月06日
公開日（公表日）： 2015年06月11日
要約：
情報処理装置(100)は、CPU(1)により、特定の機能を実現するための情報処理が行われるとともに、全体的な制御が行われる装置である。情報処理装置(100)では、描画回路(2)が、実行開始命令を受信すると、VRAM(3)に記憶した、静止画を描画する命令の集合であるディスプレイリスト(31)を実行して、静止画を描画する。静止画が描画されると、CPU(1)によりVRAM(3)が記憶したディスプレイリスト(31)を書き換え、実行開始命令を描画回路(2)へ送信する。これにより、情報処理装置(100)は、アニメーションを表示する。
請求項（抜粋）：
処理装置により情報処理を行う情報処理装置であって、複数の静止画を順に描画することにより実現されるアニメーションを表示する機能を有する情報処理装置であり、
1つの静止画を描画する命令の集合であるディスプレイリストを記憶する記憶装置と、
実行開始命令を受信すると、前記記憶装置によって記憶されたディスプレイリストを実行して、静止画を描画する描画回路と
を備え、
前記処理装置は、前記描画回路によって静止画が描画されると、前記ディスプレイリストを書き換え、新たな実行開始命令を前記描画回路へ送信する
ことを特徴とする情報処理装置。
IPC (2件)：
FI (2件)：
Fターム (11件)：
5B050BA08
, 5B050BA18
, 5B050DA10
, 5B050EA12
, 5B050EA13
, 5B050EA24
, 5B050FA02
, 5B050FA05
, 5C053FA05
, 5C053JA16
, 5C053KA03
