特許
J-GLOBAL ID:201703008634426255

デジタルアナログ変換器

発明者:
出願人/特許権者:
代理人 (4件): 亀谷 美明 ,  金本 哲男 ,  萩原 康司 ,  松本 一騎
公報種別:特許公報
出願番号(国際出願番号):特願2015-529145
特許番号:特許第6096904号
出願日: 2013年07月26日
請求項(抜粋):
【請求項1】 デジタル入力信号をアナログ出力信号へと変換するように構成されるデジタル-アナログ変換器(20,28,38)と、 専用クロック信号と前記アナログ出力信号とを乗算して、修正アナログ出力信号を提供するように構成される回路(22,24,30,40)と、 を含み、 前記専用クロック信号は、前記デジタル-アナログ変換器(20,28,38)のサンプリング周期に等しい周期を有する周期的な信号であり、前記デジタル-アナログ変換器(20,28,38)のクロックに同期され、 前記専用クロック信号の各周期は、整流される正弦関数に従って整形される、 システム(18,26,34)。
IPC (1件):
H03M 1/66 ( 200 6.01)
FI (1件):
H03M 1/66 B
引用特許:
出願人引用 (5件)
  • 特開平3-242024
  • 可変利得増幅回路
    公報種別:公開公報   出願番号:特願平4-338129   出願人:日本電気株式会社
  • 可変利得増幅回路
    公報種別:公開公報   出願番号:特願平4-058234   出願人:日本電信電話株式会社
全件表示
審査官引用 (5件)
  • 特開平3-242024
  • 可変利得増幅回路
    公報種別:公開公報   出願番号:特願平4-338129   出願人:日本電気株式会社
  • 可変利得増幅回路
    公報種別:公開公報   出願番号:特願平4-058234   出願人:日本電信電話株式会社
全件表示

前のページに戻る