特許
J-GLOBAL ID：201703008810344317
バスインタフェース装置、中継装置、およびそれらを備えたバスシステム
発明者：
,
,
,
,
出願人/特許権者：
代理人 (6件)：
奥田 誠司
, 喜多 修市
, 梶谷 美道
, 三宅 章子
, 岡部 英隆
, 川喜田 徹
公報種別：再公表公報
出願番号（国際出願番号）：JP2013006823
公開番号（公開出願番号）：WO2014-115207
出願日： 2013年11月20日
公開日（公表日）： 2014年07月31日
要約：
ネットワーク化された半導体バスを備える集積回路のバスシステムにおいて、中継装置内に設けられたバッファの利用効率を改善する。 バスシステムでは、複数のバスインタフェース装置および中継装置が、集積回路上に構築されたパケット交換方式のバスによって接続されている。各バスインタフェース装置は、バスシステムの1動作サイクルで送信するデータのビット数が異なる複数の送信ノードと接続されている。各バスインタフェース装置は、接続された送信ノードから受信したデータと、接続された送信ノードに関するビット数を示すサイズ情報を含むヘッダ情報とからパケットを生成して送信する。中継装置は、当該パケットを解析して、ヘッダ情報からサイズ情報を取得し、取得したサイズ情報に基づいてバッファへの格納量を設定し、受信したパケットをバッファに格納する。
請求項（抜粋）：
複数のバスインタフェース装置および中継装置が、集積回路上に構築されたパケット交換方式のバスによって接続されたバスシステムであって、
前記複数のバスインタフェース装置は、それぞれ、前記バスシステムの1動作サイクルで送信するデータのビット数が異なる複数の送信ノードと接続され、
前記複数のバスインタフェース装置の各々は、
接続された送信ノードから受信したデータを格納する受信バッファと、
接続された前記送信ノードに関する前記ビット数を示すサイズ情報を記憶する記憶部と、
前記サイズ情報を含むヘッダ情報を生成するヘッダ情報生成部と、
前記ヘッダ情報および前記データからパケットを生成するパケット化部と、
前記中継装置への前記パケットの送信を制御する送信制御部とを備え、
前記中継装置は、
前記バスインタフェース装置から受信した前記パケットを解析して、前記ヘッダ情報から前記サイズ情報を取得するパケット解析部と、
受信した前記パケットを格納するバッファと、
受信した前記パケットの送信先を決定する中継制御部と、
前記バッファからの前記パケットの送信を制御する出力制御部と、
取得した前記サイズ情報に基づいて、前記バッファへの格納量を設定するパケット格納制御部と
を備えた、バスシステム。
IPC (2件)：
FI (2件)：
H04L12/861
, H04L12/28 200Z
5K030GA06
, 5K030HA08
, 5K030HB28
, 5K030HC14
, 5K030HD03
, 5K030JA11
, 5K030KA04
, 5K030KX11
, 5K033AA01
, 5K033BA04
, 5K033CA06
, 5K033CC02
, 5K033DA13
, 5K033DA14
, 5K033DB03
, 5K033DB13
, 5K033DB19
