特許

J-GLOBAL ID：201703009036829929

パケット伝送装置,制御装置,及びパケット伝送制御方法

発明者： 山下 真司 ,  山田 亜紀子
出願人/特許権者： 富士通株式会社
代理人 (2件)： 平川 明 ,  高田 大輔
公報種別：公開公報
出願番号（国際出願番号）：特願2016-022048
公開番号（公開出願番号）：特開2017-143344
出願日： 2016年02月08日
公開日（公表日）： 2017年08月17日
要約：

【課題】パケットの転送時間を短縮化する。【解決手段】パケット伝送装置2は、パケットが入力される複数の入力ポートと、パケットが出力される複数の出力ポートと、パケットの識別情報と、前記パケットに対するパケット処理が対応付けられて記憶されている第1テーブル44と、入力ポートと出力ポートとが対応付けられて記憶されている第2テーブル45と、入力されたパケットの入力ポートが前記第2テーブルに記憶されている場合は、前記入力ポートに対応付けられている出力ポートからパケットを出力し、前記パケットの入力ポートが前記第2テーブルに記憶されていない場合は、前記第1テーブルに基づくパケット処理がされるよう制御する制御部43とを含む。【選択図】図4

請求項（抜粋）：

パケットが入力される複数の入力ポートと、 パケットが出力される複数の出力ポートと、 パケットの識別情報と、前記パケットに対するパケット処理が対応付けられて記憶されている第1テーブルと、 入力ポートと出力ポートとが対応付けられて記憶されている第2テーブルと、 入力されたパケットの入力ポートが前記第2テーブルに記憶されている場合は、前記入力ポートに対応付けられている出力ポートからパケットを出力し、前記パケットの入力ポートが前記第2テーブルに記憶されていない場合は、前記第1テーブルに基づくパケット処理がされるよう制御する制御部と を含むパケット伝送装置。

IPC (2件)：

H04L 12/741 ,  H04L 12/717

FI (2件)：

H04L12/741 ,  H04L12/717

Fターム (5件)：

5K030GA02 ,  5K030HA08 ,  5K030KA05 ,  5K030LB07 ,  5K030MB09