特許
J-GLOBAL ID:201703009421116658
不揮発性キャッシュメモリにデータをバックアップするストレージシステム
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人ウィルフォート国際特許事務所
公報種別:再公表公報
出願番号(国際出願番号):JP2013084502
公開番号(公開出願番号):WO2015-097751
出願日: 2013年12月24日
公開日(公表日): 2015年07月02日
要約:
ストレージコントローラは、プロセッサと、プロセッサに接続されデータを一時的に格納する揮発性の第1のキャッシュメモリと、マイクロプロセッサに接続されデータを一時的に格納する不揮発性の第2のキャッシュメモリと、電断が起こった場合に少なくともプロセッサおよび第1のキャッシュメモリに電力を供給するバッテリとを備える。第2のキャッシュメモリは、記憶デバイスに格納されていないデータであるダーティデータを格納するダーティデータ領域と、ダーティデータ領域以外の残りの領域とを含む。プロセッサは、電断が起こった場合、第1のキャッシュメモリに格納されている全部または一部のデータを対象データとして、第2のキャッシュメモリの残りの領域に格納する。
請求項(抜粋):
記憶デバイスと、
ホストコンピュータからデータを受信し、受信したデータを前記記憶デバイスに格納するストレージコントローラと
を備えるストレージシステムであって、
前記ストレージコントローラは、プロセッサと、前記プロセッサに接続され前記データを一時的に格納する揮発性の第1のキャッシュメモリと、前記マイクロプロセッサに接続され前記データを一時的に格納する不揮発性の第2のキャッシュメモリと、電断が起こった場合に少なくとも前記プロセッサおよび前記第1のキャッシュメモリに電力を供給するバッテリと、を備え、
前記第2のキャッシュメモリは、前記記憶デバイスに格納されていないデータであるダーティデータを格納するダーティデータ領域と、前記ダーティデータ領域以外の残りの領域とを含み、
前記プロセッサは、電断が起こった場合、前記第1のキャッシュメモリに格納されている全部または一部のデータを対象データとして、前記第2のキャッシュメモリの前記残りの領域に格納する
ストレージシステム。
IPC (3件):
G06F 12/08
, G06F 3/06
, G06F 12/16
FI (6件):
G06F12/08 541C
, G06F12/08 557
, G06F3/06 302A
, G06F3/06 304Z
, G06F12/16 340Q
, G06F12/08 553B
Fターム (12件):
5B005MM11
, 5B005PP03
, 5B005QQ02
, 5B005WW03
, 5B005WW16
, 5B018GA04
, 5B018KA03
, 5B018MA03
, 5B018MA22
, 5B018NA03
, 5B018NA06
, 5B018QA05
前のページに戻る