特許
J-GLOBAL ID：201703010046160073

ハードウェア内で変換索引バッファ(TLB)シュートダウンを指示および追跡するための方法およびシステム、並びに非一時的なコンピュータ可読媒体

発明者：
エリック・ノーサップ

エリック・ノーサップ について

, 
ベンジャミン・チャールズ・セレブリン

ベンジャミン・チャールズ・セレブリン について


出願人/特許権者：
グーグル エルエルシー

グーグル エルエルシー について


代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-246448
公開番号（公開出願番号）：特開2017-220211
出願日： 2016年12月20日
公開日（公表日）： 2017年12月14日
要約：
【課題】本開示の態様は、ハードウェア内で変換索引バッファ(TLB)シュートダウンを指示および追跡することに関する。【解決手段】1つ以上のプロセッサコアを備える1つ以上のプロセッサは、一プロセッサコア上で実行中のプロセスが1つ以上の仮想メモリページと以前に関連付けられた1つ以上の物理メモリアドレスとの関連性を失わせたことを判断することができる。関連性の喪失を引き起こしたプロセスを実行しているプロセッサコアは、TLBシュートダウン要求を生成することができる。このプロセッサコアは、TLBシュートダウン要求を他のコアに送信することができる。TLBシュートダウン要求は、識別情報と、関連性が喪失され且つ他のコアに対応するTLBからフラッシュされる必要のある仮想メモリページを示すシュートダウンアドレスと、他のコアがTLBシュートダウン要求の処理完了を通知する場所を示す通知アドレスとを含むことができる。【選択図】図4
請求項（抜粋）：
ハードウェア内で変換索引バッファ(TLB)シュートダウンを指示および追跡するための方法であって、 1つ以上のプロセッサコアをそれぞれ備える1つ以上のプロセッサによって、第1プロセッサコア上で実行中のプロセスが1つ以上の仮想メモリページと以前に関連付けられた1つ以上の物理メモリアドレスとの関連性を失わせたことを検出するステップと、 前記第1プロセッサコアによって、TLBシュートダウン要求を生成するステップと、 前記第1プロセッサコアによって、前記TLBシュートダウン要求を前記1つ以上のプロセッサコアのうち他のプロセッサコアに送信するステップとを含み、 前記TLBシュートダウン要求は、 関連性が喪失され且つ前記他のプロセッサコアに対応するTLBからフラッシュされる必要のある仮想メモリページを示すシュートダウンアドレスと、 前記他のプロセッサコアがTLBシュートダウン要求の処理完了を通知する場所を示す通知アドレスと、 識別情報とを含む、方法。
IPC (2件)：
G06F 12/10 ,  G06F 12/08
FI (4件)：
G06F12/10 501B ,  G06F12/08 531B ,  G06F12/10 553Z ,  G06F12/08 579
Fターム (4件)：
5B005KK13 ,  5B005MM36 ,  5B005MM51 ,  5B005PP21
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM