特許

J-GLOBAL ID：201703010134900567

不揮発性メモリ回路、及び半導体装置

発明者： 大塚 雅之
出願人/特許権者： ラピスセミコンダクタ株式会社
代理人 (3件)： 中島 淳 ,  加藤 和詳 ,  福田 浩志
公報種別：特許公報
出願番号（国際出願番号）：特願2012-092458
公開番号（公開出願番号）：特開2013-222474
特許番号：特許第6103815号
出願日： 2012年04月13日
公開日（公表日）： 2013年10月28日
請求項（抜粋）：

【請求項1】 ツェナーザップ素子、及びデータ読出し時に、前記ツェナーザップ素子のアノードを出力端に接続するスイッチ部を含む記憶素子部を複数備えた不揮発性メモリ回路であって、 前記複数の記憶素子部の各々に含まれる前記ツェナーザップ素子のカソードを、前記複数の記憶素子部へデータを書き込む際の電圧を供給する書込み用電源または前記複数の記憶素子部からデータを読み出す際の電圧を供給する読出し用電源に接続されるように共通接続し、前記複数の記憶素子部の前記出力端をディテクターの入力端に共通接続し、 データ読出し時に前記複数の記憶素子部の各々に含まれる前記ツェナーザップ素子のカソードに前記読出し用電源の電圧を供給してから所定期間経過した時点で、前記複数の記憶素子部の各々を選択する選択指示信号が順次入力されることで、選択された前記複数の記憶素子部の各々の前記スイッチ部をオンにし、前記複数の記憶素子部の各々に含まれる前記ツェナーザップ素子のアノードを、前記出力端を介して前記ディテクターの入力端に接続することを特徴とする不揮発性メモリ回路。

IPC (3件)：

G11C 17/06 ( 200 6.01) ,  G11C 17/14 ( 200 6.01) ,  H01L 27/10 ( 200 6.01)

FI (4件)：

G11C 17/06 D ,  G11C 17/06 B ,  H01L 27/10 481 ,  H01L 27/10 431

引用特許：

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2006-183712   出願人：株式会社東芝
• ワンタイムPROM回路
  公報種別：公開公報   出願番号：特願2003-421154   出願人：松下電器産業株式会社
• 特開昭64-079997