特許

J-GLOBAL ID：201703010146811853

多層基板、及び、その製造方法

発明者： 福島 善洋 ,  加本 浩二 ,  山田 昭一
出願人/特許権者： 山一電機株式会社
代理人 (1件)： 特許業務法人 谷・阿部特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2013082364
公開番号（公開出願番号）：WO2015-083216
出願日： 2013年12月02日
公開日（公表日）： 2015年06月11日
要約：

本発明は、多層基板を薄型化する際に発生する多層基板の歪みやシワ等の変形の問題を抑制できる多層基板、及び、その製造方法を提供することを目的とする。本発明の多層基板、及び、その製造方法は、導電層と、絶縁層とを交互に順次積層する多層構造を有する多層基板であって、積層する際に、前記多層構造を形成する基板の変形を抑制するように、パターン全面における空孔率を上げるパターンを前記導電層に形成することを特徴とする。

請求項（抜粋）：

導電層と、絶縁層とを交互に順次積層する多層構造を有する多層基板であって、 積層する際に、前記多層構造を形成する基板の変形を抑制するように、パターン全面における空孔率を上げるパターンを前記導電層に形成することを特徴とする多層基板。

IPC (2件)：

H05K 1/02 ,  H05K 3/46

FI (2件)：

H05K1/02 J ,  H05K3/46 G

Fターム (22件)：

5E316AA15 ,  5E316AA32 ,  5E316CC08 ,  5E316CC10 ,  5E316CC32 ,  5E316CC39 ,  5E316DD32 ,  5E316EE01 ,  5E316EE08 ,  5E316EE14 ,  5E316EE44 ,  5E316FF24 ,  5E316GG28 ,  5E316HH24 ,  5E316HH33 ,  5E338AA03 ,  5E338AA12 ,  5E338AA16 ,  5E338CC06 ,  5E338CD23 ,  5E338EE24 ,  5E338EE33