特許
J-GLOBAL ID：201703010286527217
降圧電源回路、電源モジュール、及び降圧電源回路の制御方法
発明者：
出願人/特許権者：
代理人 (3件)：
伊東 忠重
, 伊東 忠彦
, 加藤 隆夫
公報種別：再公表公報
出願番号（国際出願番号）：JP2013076135
公開番号（公開出願番号）：WO2015-045074
出願日： 2013年09月26日
公開日（公表日）： 2015年04月02日
要約：
降圧電源回路(20)は、電圧入力端(151)にソース端が接続され、電圧出力端(152)にドレイン端が接続された第1のPMOSトランジスタ(37)と、内部電圧線(153)の電圧により動作し、第1のPMOSトランジスタ(37)のゲート電圧を制御する制御回路(21)と、内部電圧線(153)の電圧により動作し、電圧入力端(151)の電圧が低下すると第1の状態から第2の状態に出力を変化させる比較器(23)と、比較器(23)の出力が第1の状態では電圧入力端(151)を内部電圧線(153)に接続し、比較器(23)の出力が第2の状態では電圧出力端(152)を内部電圧線(153)に接続するスイッチ回路(26,27)と、比較器(23)の出力が第2の状態において、電圧出力端(152)から電圧入力端(151)までの第1のPMOSトランジスタ(37)を介した逆流パスを遮断する遮断回路(31,38)とを含む。
請求項（抜粋）：
電圧入力端にソース端が接続され、電圧出力端にドレイン端が接続された第1のPMOSトランジスタと、
内部電圧線の電圧により動作し、前記第1のPMOSトランジスタのゲート電圧を制御する制御回路と、
前記内部電圧線の電圧により動作し、前記電圧入力端の電圧が低下すると第1の状態から第2の状態に出力を変化させる比較器と、
前記比較器の前記出力が前記第1の状態では前記電圧入力端を前記内部電圧線に接続し、前記比較器の前記出力が前記第2の状態では前記電圧出力端を前記内部電圧線に接続するスイッチ回路と、
前記比較器の前記出力が前記第2の状態において、前記電圧出力端から前記電圧入力端までの前記第1のPMOSトランジスタを介した逆流パスを遮断する遮断回路と
を含む降圧電源回路。
IPC (2件)：
FI (2件)：
G05F1/56 310K
, H02M3/155 K
5H430BB01
, 5H430BB09
, 5H430EE06
, 5H430FF02
, 5H430FF12
, 5H430FF13
, 5H430HH02
, 5H430LA06
, 5H430LB02
, 5H730AA14
, 5H730AS00
, 5H730BB13
, 5H730BB98
, 5H730DD04
, 5H730EE57
, 5H730EE59
, 5H730EE60
, 5H730FD01
, 5H730FD11
, 5H730XX03
, 5H730XX35
, 5H730XX43
