特許

J-GLOBAL ID：201703010721859073

半導体記憶装置

発明者： 服部 繁樹 ,  寺井 勝哉 ,  西沢 秀之 ,  浅川 鋼児
出願人/特許権者： 東芝メモリ株式会社
代理人 (3件)： 池上 徹真 ,  須藤 章 ,  松山 允之
公報種別：公開公報
出願番号（国際出願番号）：特願2016-053109
公開番号（公開出願番号）：特開2017-168670
出願日： 2016年03月16日
公開日（公表日）： 2017年09月21日
要約：

【課題】優れた電荷保持特性を実現する半導体記憶装置を提供する。【解決手段】実施形態の半導体記憶装置は、半導体層と、ゲート電極と、半導体層ゲート電極との間に設けられ、銅(Cu)及びタングステン(W)を含むポリオキソ酸を含む電荷蓄積層と、を備える。【選択図】図1

請求項（抜粋）：

半導体層と、 ゲート電極と、 前記半導体層と前記ゲート電極との間に設けられ、銅(Cu)及びタングステン(W)を含むポリオキソ酸を含む電荷蓄積層と、 を備える半導体記憶装置。

IPC (6件)：

H01L 29/788 ,  H01L 21/336 ,  H01L 29/792 ,  H01L 27/115 ,  H01L 51/05 ,  H01L 51/30

FI (4件)：

H01L29/78 371 ,  H01L27/10 434 ,  H01L29/28 100B ,  H01L29/28 220D

Fターム (28件)：

5F083EP17 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP43 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083FZ07 ,  5F083GA09 ,  5F083GA10 ,  5F083GA21 ,  5F083JA02 ,  5F083JA03 ,  5F083PR05 ,  5F083PR34 ,  5F101BA42 ,  5F101BB05 ,  5F101BC02 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF02