特許

J-GLOBAL ID：201703010752507418

半導体集積回路

発明者： 小山 学
出願人/特許権者： 株式会社メガチップス
代理人 (3件)： 特許業務法人M&Sパートナーズ ,  塩谷 英明 ,  宮崎 昭彦
公報種別：公開公報
出願番号（国際出願番号）：特願2016-004376
公開番号（公開出願番号）：特開2017-126153
出願日： 2016年01月13日
公開日（公表日）： 2017年07月20日
要約：

【課題】半導体集積回路において、各スレーブコアに応じた適切な周期で動作状態のチェックを行う。【解決手段】半導体集積回路100は、第1のクロックCLK_Mに基づいて動作するマスターコア110と、第1のクロックと非同期関係にある第2のクロックCLK_Sに基づく所定の周期で正常動作しているか否かを示す動作状態を出力する複数のスレーブコア120と、状態検出回路150〜190とを備える。状態検出回路は、一のスレーブコアが正常動作を示す動作状態を出力する場合に、対応するチェックタイミングになるまで正常動作を示す動作状態を記憶し、チェックタイミングになったとき、記憶されている動作状態を出力するとともに、記憶されている動作状態を初期状態にする一方、チェックタイミングになったとき、記憶されている動作状態が初期状態にある場合、一のスレーブコアから出力される動作状態を出力する。【選択図】図1

請求項（抜粋）：

第1のクロックに基づいて動作するマスターコアと、 前記第1のクロックと非同期関係にある少なくとも1つの第2のクロックに基づいて動作し、前記第2のクロックに基づく所定の周期で正常に動作しているか否かを示す動作状態を出力する複数のスレーブコアと、 前記第1のクロックに基づいて動作し、前記複数のスレーブコアのそれぞれから出力される前記動作状態を、チェックタイミングパターンに従うチェックタイミングで、検出する状態検出回路と、 を備え、 前記状態検出回路は、 前記複数のスレーブコアのうちの一のスレーブコアが、正常動作していることを示す動作状態を前記所定の周期で出力している場合に、前記一のスレーブコアに対応する前記チェックタイミングパターンに従うチェックタイミングになるまで、前記正常動作していることを示す動作状態を退避させるために一時的に記憶し、 前記状態検出回路は、 前記チェックタイミングパターンに従うチェックタイミングになったとき、前記退避させ記憶されている正常動作していることを示す動作状態を検出結果として出力するとともに、該記憶されている動作状態を初期状態にする一方、前記チェックタイミングパターンに従うチェックタイミングになったとき、該記憶されている動作状態が前記初期状態にある場合、前記一のスレーブコアから出力される前記動作状態を検出結果として退避させることなく出力する、 半導体集積回路。

IPC (1件)：

G06F 11/30

FI (3件)：

G06F11/30 G ,  G06F11/30 J ,  G06F11/30 E

Fターム (6件)：

5B042GA11 ,  5B042GC16 ,  5B042JJ03 ,  5B042JJ08 ,  5B042JJ15 ,  5B042KK02