半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (3件)：渡辺和昭 , 西田圭介 , 仲井智至
公報種別：公開公報
出願番号（国際出願番号）：特願2016-035323
公開番号（公開出願番号）：特開2017-151349
出願日： 2016年02月26日
公開日（公表日）： 2017年08月31日
要約：

【課題】素子領域における基板表面の平坦性を低下させることなく、なるべく少ない工程で半導体基板に基準マークを形成することができる半導体装置の製造方法等を提供する。【解決手段】この製造方法は、第1半導体層に第1の層を形成する工程と、第1半導体層の第1及び第2の領域に形成された第1の層を除去する工程と、第1及び第2の領域に第1導電型の不純物を注入する工程と、第2の領域における第1半導体層の一部を除去することによって第1半導体層に第1の段差を形成すると共に、第1半導体層の第3の領域に形成された第1の層を除去する工程と、第2及び第3の領域に第2導電型の不純物を注入する工程と、第1半導体層上に第2半導体層を形成することによって第1半導体層の第1の段差上に第2半導体層の第2の段差を形成する工程(f)と、第2の段差を用いてトランジスターを形成する工程とを備える。【選択図】図1

請求項（抜粋）：

第1半導体層に第1の層を形成する工程(a)と、前記第1半導体層の第1の領域及び第2の領域に形成された前記第1の層を除去する工程(b)と、前記第1半導体層の前記第1の領域及び前記第2の領域に第1導電型の不純物を注入する工程(c)と、前記第2の領域における前記第1半導体層の一部を除去することによって前記第1半導体層に第1の段差を形成すると共に、前記第1半導体層の第3の領域に形成された前記第1の層を除去する工程(d)と、前記第1半導体層の前記第2の領域及び前記第3の領域に第2導電型の不純物を注入する工程(e)と、前記第1半導体層上に第2半導体層を形成することによって前記第1半導体層の前記第1の段差上に前記第2半導体層の第2の段差を形成する工程(f)と、前記第2半導体層の前記第2の段差を用いてトランジスターを形成する工程(g)と、を備える半導体装置の製造方法。

IPC (3件)：

G03F 9/00 , H01L 29/78 , H01L 21/336

FI (2件)：

G03F9/00 H , H01L29/78 301D

Fターム (22件)：

2H197EB08 , 2H197EB10 , 2H197EB23 , 2H197HA03 , 5F140AA40 , 5F140AC21 , 5F140BA01 , 5F140BA16 , 5F140BC12 , 5F140BD19 , 5F140BF01 , 5F140BF44 , 5F140BH30 , 5F140BH43 , 5F140BH47 , 5F140BJ07 , 5F140BJ27 , 5F140BK13 , 5F140CA03 , 5F140CB01 , 5F140CB08 , 5F140CD02

前のページに戻る