特許

J-GLOBAL ID：201703012086482165

半導体加工用シート

発明者： 阿久津 高志 ,  西田 卓生
出願人/特許権者： リンテック株式会社
代理人 (2件)： 大谷 保 ,  片岡 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2016-063160
公開番号（公開出願番号）：特開2017-183309
出願日： 2016年03月28日
公開日（公表日）： 2017年10月05日
要約：

【課題】凹凸に対する埋め込み性を良好にしつつ、ワークに残るシミ状残渣を抑制することが可能な半導体加工用シートを提供する。【解決手段】基材と、基材の一方の面に設けられる粘着剤層とを備える半導体加工用シートであって、前記粘着剤層が、分子量分布が3.0以下のアクリル系ポリマー(A)と、分子量分布が3.0より大きいアクリル系ポリマー(B)とを含有し、前記粘着剤層のゲル分率が50〜70%であるとともに、ゾル分の数平均分子量が60,000以上である半導体加工用シート。【選択図】なし

請求項（抜粋）：

基材と、基材の一方の面に設けられる粘着剤層とを備える半導体加工用シートであって、 前記粘着剤層が、分子量分布が3.0以下のアクリル系ポリマー(A)と、分子量分布が3.0より大きいアクリル系ポリマー(B)とを含有し、 前記粘着剤層のゲル分率が50〜70%であるとともに、ゾル分の数平均分子量が60,000以上である半導体加工用シート。

IPC (4件)：

H01L 21/304 ,  C09J 7/02 ,  C09J 133/00 ,  C09J 4/02

FI (4件)：

H01L21/304 622J ,  C09J7/02 Z ,  C09J133/00 ,  C09J4/02

Fターム (58件)：

4J004AA01 ,  4J004AA02 ,  4J004AA10 ,  4J004AB01 ,  4J004AB06 ,  4J004CA03 ,  4J004CA04 ,  4J004CA05 ,  4J004CA06 ,  4J004CC02 ,  4J004CE01 ,  4J004DB02 ,  4J004DB03 ,  4J004FA08 ,  4J040DF001 ,  4J040DF002 ,  4J040EC002 ,  4J040EF282 ,  4J040FA231 ,  4J040GA01 ,  4J040GA05 ,  4J040GA07 ,  4J040GA11 ,  4J040GA22 ,  4J040HB02 ,  4J040HB03 ,  4J040HB07 ,  4J040HB18 ,  4J040HB30 ,  4J040HD02 ,  4J040HD19 ,  4J040HD41 ,  4J040JA02 ,  4J040JB02 ,  4J040JB07 ,  4J040JB09 ,  4J040KA13 ,  4J040KA16 ,  4J040KA23 ,  4J040LA01 ,  4J040LA06 ,  4J040MA04 ,  4J040MA10 ,  4J040MB03 ,  4J040MB05 ,  4J040NA20 ,  4J040PA20 ,  4J040PA23 ,  4J040PA42 ,  5F057AA21 ,  5F057BA26 ,  5F057CA14 ,  5F057DA11 ,  5F057EC01 ,  5F057EC07 ,  5F057EC09 ,  5F057FA16 ,  5F057FA28