特許
J-GLOBAL ID：201703012224358411
CPU監視装置
発明者：
出願人/特許権者：
代理人 (1件)：
大菅 義之
公報種別：特許公報
出願番号（国際出願番号）：特願2016-558434
特許番号：特許第6049961号
出願日： 2016年06月09日
要約：
【要約】 CPU監視装置は、複数のCPUコアに対応して設けられた複数のメモリ領域を含むメモリと、複数のメモリ領域に記録されているデータの更新状況に基づいて複数のCPUコアで実行されている処理が正常に動作しているか否かを監視する監視部と、複数のCPUコアで実行されている処理が正常に動作していないことが監視部により検出されたときに、複数のCPUコアに対してリセット信号を出力するリセット信号出力部とを備え、複数のCPUコアの各々には、当該CPUコアでの処理優先度が最も低く、且つ、当該CPUコアに対応して設けられたメモリ領域に記録されているデータを更新するアイドル処理が割り当てられる。
請求項（抜粋）：
【請求項1】 複数のCPUコアに対応して設けられた複数のメモリ領域を含むメモリと、
前記複数のメモリ領域に記録されているデータの更新状況に基づいて前記複数のCPUコアで実行されている処理が正常に動作しているか否かを監視する監視部と、
前記複数のCPUコアで実行されている処理が正常に動作していないことが前記監視部により検出されたときに、前記複数のCPUコアに対してリセット信号を出力するリセット信号出力部と、
を備え、
前記複数のCPUコアの各々には、当該CPUコアでの処理優先度が最も低く、且つ、当該CPUコアに対応して設けられたメモリ領域に記録されているデータを更新するアイドル処理が割り当てられるとともに、当該複数のCPUコアの各々の負荷状況に応じて動的に前記アイドル処理以外の処理が割り当てられ、
前記アイドル処理以外の処理に含まれる第1の処理は、当該第1の処理が割り当てられたCPUコアに対応して設けられたメモリ領域に記録されているデータを更新する処理を含むことを特徴とするCPU監視装置。
IPC (1件)：
FI (2件)：
G06F 11/07 157
, G06F 11/07 140 J
