特許

J-GLOBAL ID：201703012405368443

撮像装置の製造方法

発明者： 冨松 孝宏
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 特許業務法人深見特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2013066444
公開番号（公開出願番号）：WO2014-199509
出願日： 2013年06月14日
公開日（公表日）： 2014年12月18日
要約：

電界効果型トランジスタのゲート電極が形成される(ステップS1)。次に、ゲート電極の側壁面に、下層膜をシリコン酸化膜とし上層膜をシリコン窒化膜とする二層構造のオフセットスペーサ膜が形成される(ステップS2)。シリコン窒化膜は、素子形成領域のシリコンのダングリングボンドを終端させる元素の供給源とされる。次に、オフセットスペーサ膜をそのまま残す処理か、オフセットスペーサ膜のうちのシリコン窒化膜を除去する処理が施される(ステップS3、ステップS4、ステップS5)。その後、ゲート電極の側壁面にサイドウォール絶縁膜が形成される(ステップS6)。

請求項（抜粋）：

半導体基板にトレンチを形成する工程と、 前記トレンチに素子分離絶縁膜を形成することにより、複数の素子形成領域を規定する工程と、 複数の前記素子形成領域のそれぞれに、半導体素子を形成する工程と を有し、 前記半導体素子を形成する工程は、 光電変換部を形成する工程と、 前記光電変換部において生成された電荷を信号として処理する、ゲート電極部を有するトランジスタを形成する工程と を含み、 前記トランジスタの前記ゲート電極部を形成する工程は、 複数の前記素子形成領域のうち、所定の素子形成領域と前記素子分離絶縁膜との境界を覆う態様で、前記所定の素子形成領域を横切るようにゲート電極を形成する工程と、 前記ゲート電極を覆うように、第1絶縁膜を下層膜とし前記第1絶縁膜とは異なる所定の膜を上層膜とするオフセットスペーサ膜となる膜を形成する工程と、 前記オフセットスペーサ膜となる膜に加工を施すことにより、前記ゲート電極の側壁面上に、前記第1絶縁膜を少なくとも含むオフセットスペーサ膜を形成する工程と、 前記ゲート電極の前記側壁面上に、前記オフセットスペーサ膜を介在させてサイドウォール絶縁膜を形成する工程と を含み、 前記オフセットスペーサ膜となる膜を形成する工程では、窒素(N)および水素(H)の少なくともいずれかを含有する膜が、前記所定の膜として形成され、 前記オフセットスペーサ膜を形成する工程では、前記第1絶縁膜は、前記ゲート電極の前記側壁面を覆う第1部分と、前記第1部分の下端部から前記ゲート電極が位置する側とは反対側へ延在して前記所定の素子形成領域の表面を覆う第2部分とが残されるように、加工され、 前記サイドウォール絶縁膜を形成する工程では、前記サイドウォール絶縁膜は、前記第1絶縁膜の前記第2部分の端面を覆うように形成される、撮像装置の製造方法。

IPC (6件)：

H01L 27/146 ,  H01L 27/08 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/823 ,  H01L 27/092

FI (5件)：

H01L27/14 A ,  H01L27/08 331A ,  H01L27/04 H ,  H01L27/08 321D ,  H01L27/08 321E

Fターム (43件)：

4M118AA05 ,  4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118DD04 ,  4M118EA01 ,  4M118EA07 ,  4M118EA14 ,  4M118EA20 ,  4M118FA06 ,  4M118FA28 ,  5F038BH19 ,  5F038CA05 ,  5F038CD19 ,  5F038EZ13 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ17 ,  5F038EZ20 ,  5F048AA04 ,  5F048AB10 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BA10 ,  5F048BB08 ,  5F048BB12 ,  5F048BB16 ,  5F048BC03 ,  5F048BC06 ,  5F048BC18 ,  5F048BE02 ,  5F048BE03 ,  5F048BE04 ,  5F048BE05 ,  5F048BE06 ,  5F048BF06 ,  5F048BF12 ,  5F048BF17 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30