特許
J-GLOBAL ID:201703012519767763
信号処理回路およびカプセル内視鏡
発明者:
出願人/特許権者:
代理人 (7件):
棚井 澄雄
, 志賀 正武
, 鈴木 三義
, 高柴 忠夫
, 増井 裕士
, 鈴木 史朗
, 橋本 宏之
公報種別:特許公報
出願番号(国際出願番号):特願2013-101378
公開番号(公開出願番号):特開2014-221108
特許番号:特許第6132655号
出願日: 2013年05月13日
公開日(公表日): 2014年11月27日
請求項(抜粋):
【請求項1】 複数の電圧信号を時分割して第一の信号列として順次出力し、前記複数の電圧信号を第二の信号列として同時に並列的に出力する信号列生成回路と、
前記第二の信号列が入力され、前記複数の電圧信号の略最大値に対応した最大信号と、前記複数の電圧信号の略最小値に対応した最小信号とを出力する最大値/最小値検出回路と、
前記最大信号と前記最小信号とが入力され、前記最大信号と前記最小信号との差に応じて変化するバイアス制御信号を出力するバイアス制御回路と、
前記第一の信号列と前記バイアス制御信号とが入力され、前記バイアス制御信号に応じたトランスコンダクタンスで前記第一の信号列を変換したドライバ出力電圧を出力するドライバ回路と、
前記ドライバ出力電圧が入力され、サンプル期間において前記ドライバ出力電圧をサンプルする動作と、保持期間において前記ドライバ出力電圧を保持する動作とを繰り返すサンプルアンドホールド回路と、
を有し、
前記ドライバ回路の前記トランスコンダクタンスは、前記最大信号と前記最小信号との差が増加すると値が増加し、前記差が減少すると値が減少するように、前記バイアス制御信号によって制御されることを特徴とする信号処理回路。
IPC (3件):
A61B 1/00 ( 200 6.01)
, A61B 1/04 ( 200 6.01)
, A61B 5/07 ( 200 6.01)
FI (3件):
A61B 1/00 320 B
, A61B 1/04 370
, A61B 5/07
引用特許: