特許

J-GLOBAL ID：201703012759369218

半導体装置の製造方法

発明者： 川瀬 祐介 ,  金田 和徳 ,  湊 忠玄
出願人/特許権者： 三菱電機株式会社
代理人 (3件)： 高田 守 ,  高橋 英樹 ,  久野 淑己
公報種別：再公表公報
出願番号（国際出願番号）：JP2013083458
公開番号（公開出願番号）：WO2015-087439
出願日： 2013年12月13日
公開日（公表日）： 2015年06月18日
要約：

第1主面と第2主面とを有する半導体基板の該第2主面に、加速エネルギの異なる複数回のイオン注入で第1導電型不純物を注入し、該半導体基板に第1不純物領域を形成する第1工程と、該第2主面に、該複数回のイオン注入よりも低い加速エネルギで第2導電型不純物をイオン注入し、該半導体基板に、該第1不純物領域との間に不純物が注入されない無注入領域を残すように第2不純物領域を形成する第2工程と、該第1導電型不純物でバッファ層を形成し、該第2導電型不純物でコレクタ層を形成し、該バッファ層と該コレクタ層の間に該第1導電型不純物と該第2導電型不純物が拡散しない無拡散領域を残すように該半導体基板に熱処理を施す熱処理工程と、該コレクタ層に接するコレクタ電極を形成する工程と、を備える。

請求項（抜粋）：

第1主面と前記第1主面と反対の面である第2主面とを有する半導体基板の前記第2主面に、加速エネルギの異なる複数回のイオン注入で第1導電型不純物を注入し、前記半導体基板に第1不純物領域を形成する第1工程と、 前記第2主面に、前記複数回のイオン注入よりも低い加速エネルギで第2導電型不純物をイオン注入し、前記半導体基板に、前記第1不純物領域との間に不純物が注入されない無注入領域を残すように第2不純物領域を形成する第2工程と、 前記第1導電型不純物でバッファ層を形成し、前記第2導電型不純物でコレクタ層を形成し、前記バッファ層と前記コレクタ層の間に前記第1導電型不純物と前記第2導電型不純物が拡散しない無拡散領域を残すように前記半導体基板に熱処理を施す熱処理工程と、 前記コレクタ層に接するコレクタ電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/739 ,  H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L29/78 655B ,  H01L29/78 658A ,  H01L29/78 655C