特許

J-GLOBAL ID：201703013239264398

半導体装置とその製造方法

発明者： 實宝 秀幸
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：特許公報
出願番号（国際出願番号）：特願2013-097149
公開番号（公開出願番号）：特開2014-220299
特許番号：特許第6135286号
出願日： 2013年05月02日
公開日（公表日）： 2014年11月20日
請求項（抜粋）：

【請求項1】 基板と、 エーテル結合又はエステル結合によって前記基板に結合した第1の端部を備え、グラフェンを材料とするチャネル層と、 を有する半導体装置。

IPC (12件)：

H01L 51/30 ( 200 6.01) ,  C01B 32/15 ( 201 7.01) ,  C01B 32/18 ( 201 7.01) ,  C01B 32/182 ( 201 7.01) ,  H01L 29/06 ( 200 6.01) ,  H01L 21/28 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 51/05 ( 200 6.01) ,  H01L 51/40 ( 200 6.01) ,  B82Y 30/00 ( 201 1.01) ,  B82Y 40/00 ( 201 1.01)

FI (10件)：

H01L 29/28 250 E ,  C01B 31/02 101 Z ,  H01L 29/06 601 N ,  H01L 21/28 301 B ,  H01L 29/78 301 B ,  H01L 29/28 100 A ,  H01L 29/28 310 E ,  H01L 29/28 220 A ,  B82Y 30/00 ,  B82Y 40/00