特許
J-GLOBAL ID：201703013316388577
積層セラミックキャパシタ及びこれを含む印刷回路基板
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
加藤 公延
公報種別：特許公報
出願番号（国際出願番号）：特願2013-224055
公開番号（公開出願番号）：特開2014-093524
特許番号：特許第6096638号
出願日： 2013年10月29日
公開日（公表日）： 2014年05月19日
請求項（抜粋）：
【請求項1】 積層セラミック、及び、該積層セラミックの両側に設けられた外部電極を含み、印刷回路基板に内蔵され、該印刷回路基板の絶縁層に設けられたビアホールを介して該絶縁層上の回路層と電気的に接続される、積層セラミックキャパシタにおいて、
Tmaxがビア加工領域における外部電極の最大厚さ、Tminが該ビア加工領域における外部電極の最小厚さ、CTmaxが該ビア加工領域における積層セラミックキャパシタの最大厚さ、CTminが該ビア加工領域における積層セラミックキャパシタの最小厚さであるとき、
|Tmax-Tmin|は10μm以下で、
|CTmax-CTmin|は20μm以下であり、
Tmax_Lが左側ビア加工領域における外部電極の最大厚さ、Tmax_Rが右側ビア加工領域における外部電極の最大厚さ、CTmax_Lが該左側ビア加工領域における積層セラミックキャパシタの最大厚さ、CTmax_Rが該右側ビア加工領域における積層セラミックキャパシタの最大厚さであるとき、
|Tmax_L-Tmax_R|は、5μm以下で、
|CTmax_L-CTmax_R|は、10μm以下である、積層セラミックキャパシタ。
IPC (5件)：
H01G 4/232 ( 200 6.01)
, H01G 2/06 ( 200 6.01)
, H01G 4/252 ( 200 6.01)
, H01G 4/30 ( 200 6.01)
, H05K 3/46 ( 200 6.01)
H01G 4/12 352
, H01G 1/035 D
, H01G 1/14 V
, H01G 4/30 301 B
, H01G 4/30 301 C
, H01G 4/30 311 E
, H05K 3/46 Q
