特許
J-GLOBAL ID：201703014508735102

半導体装置の製造方法

発明者：
桜井 ひと美

桜井 ひと美 について


出願人/特許権者：
エスアイアイ・セミコンダクタ株式会社

エスアイアイ・セミコンダクタ株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2016-040080
公開番号（公開出願番号）：特開2017-017308
出願日： 2016年03月02日
公開日（公表日）： 2017年01月19日
要約：
【課題】多結晶シリコン層に対するイオン注入時のチャネリングを抑制する。【解決手段】多結晶シリコン層のパターニングに使用した第1のフォトレジスト層を、第2のフォトレジスト層の開口部に露出させ、不純物をイオン注入する。【選択図】図1
請求項（抜粋）：
半導体基板上の多結晶シリコン層のパターンに対しセルフアライン的に不純物層を形成する半導体装置の製造方法において、 半導体基板上に多結晶シリコン層を形成する工程と、 前記多結晶シリコン層上にダブルレジスト層を構成する第1のフォトレジスト層を塗布してからパターニングする工程と、 パターニングされた前記第1のフォトレジスト層にUV照射をする工程と、 前記UV照射した第1のフォトレジスト層をマスクとして前記多結晶シリコン層をエッチングして前記多結晶シリコン層からなるゲート電極および抵抗膜を形成する工程と、 前記UV照射した第1のフォトレジスト層上に第2のフォトレジスト層を塗布後パターニングして前記第2のフォトレジスト層の一部に開口部を設け、前記開口部に前記第1のフォトレジスト層を露出させる工程と、 前記開口部に第1の不純物をイオン注入する工程と、 からなることを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/265 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 21/266
FI (5件)：
H01L21/265 U ,  H01L27/08 102B ,  H01L29/78 301F ,  H01L21/265 M ,  H01L21/265 P
Fターム (21件)：
5F048AC01 ,  5F048AC10 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB09 ,  5F048BB12 ,  5F048BB14 ,  5F048BC18 ,  5F048DA17 ,  5F048DB06 ,  5F140AA06 ,  5F140AB01 ,  5F140AB10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF07 ,  5F140BF11 ,  5F140BK08 ,  5F140BK13 ,  5F140CE13
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM