特許
J-GLOBAL ID：201703014595361884
半導体装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2016-203512
公開番号（公開出願番号）：特開2017-011766
出願日： 2016年10月17日
公開日（公表日）： 2017年01月12日
要約：
【課題】薄膜トランジスタの特性劣化の程度を小さくし、回路内の誤動作を低減し、より確度の高い動作を保証する駆動回路を提供する。【解決手段】シフトレジスタに設けられたパルス出力回路において、パルスの出力が行われない非選択期間、ゲート電極がオンするように浮遊状態となっているトランジスタのゲート電極が接続されたノードに対し、クロック信号がトランジスタのゲート電極に入力されるように設けることで、定期的に電位を供給する。また、ブートストラップ動作を行うトランジスタのゲートにゲートが固定電位に接続されたトランジスタを設ける。【選択図】図1
請求項（抜粋）：
第1乃至第5のトランジスタを有し、
前記第1のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの一方は、第3の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、前記第2の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、第3の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、前記第2の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの一方は、第4の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第5のトランジスタを介して前記第2のトランジスタのゲートと電気的に接続され、
前記第2のトランジスタのゲートは、第5の配線と電気的に接続され、
前記第4のトランジスタのゲートは、前記第5の配線と電気的に接続され、
前記第1の配線は、クロック信号を供給する機能を有し、
前記第1のトランジスタは、前記クロック信号を前記第2の配線に出力する機能を有することを特徴とする半導体装置。
IPC (1件)：
FI (1件)：
Fターム (3件)：
5J043AA00
, 5J043DD06
, 5J043EE02
