特許
J-GLOBAL ID:201703015009597102
メモリ装置及び制御プログラム
発明者:
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人スズエ国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2016-006026
公開番号(公開出願番号):特開2016-207195
出願日: 2016年01月15日
公開日(公表日): 2016年12月08日
要約:
【課題】利便性の高いメモリ装置を提供する。【解決手段】本実施形態によれば、メモリ装置は、不揮発性の第1のメモリと、第1のメモリを制御する制御回路と、第2のプログラムを格納する第2のメモリとを含む。第2のプログラムは、第1のメモリに対する管理情報を管理し、特定のインタフェースに準拠するコマンドが管理情報の出力コマンドである場合に、特定のインタフェースに準拠する管理情報を第1のプログラムへ送る。第2のプログラムは、特定のインタフェースに準拠しており第1のプログラムによって発行された第1の情報を受け、第1の情報を第2のプログラムに対応する第2の情報に変換し、第2の情報を制御回路に対応する第3の情報に変換し、第3の情報にしたがって第1のメモリに対する処理を実行する。【選択図】 図1
請求項(抜粋):
不揮発性の第1のメモリと、
前記第1のメモリを制御する制御回路と、
前記制御回路で実行された場合に、特定のインタフェースに準拠しており前記第1のプログラムによって発行されたコマンドにしたがって、前記制御回路を制御する前記第2のプログラム、を格納する第2のメモリと、
を具備し、
前記第2のプログラムは、
前記第1のメモリに対する管理情報を管理し、前記コマンドが前記管理情報の出力コマンドである場合に、前記特定のインタフェースに準拠する前記管理情報を前記第1のプログラムへ送り、
前記特定のインタフェースに準拠しており前記第1のプログラムによって発行された第1の情報を受け、前記第1の情報を前記第2のプログラムに対応する第2の情報に変換し、前記第2の情報を前記制御回路に対応する第3の情報に変換し、前記第3の情報にしたがって前記第1のメモリに対する処理を実行する、
メモリ装置。
IPC (3件):
G06F 13/12
, G06F 3/06
, G06F 3/08
FI (3件):
G06F13/12 340A
, G06F3/06 301F
, G06F3/08 H
引用特許:
出願人引用 (5件)
-
メモリシステム
公報種別:公開公報
出願番号:特願2011-206105
出願人:株式会社東芝
-
半導体記憶制御装置
公報種別:公開公報
出願番号:特願2010-212646
出願人:株式会社東芝
-
高性能AHCIインターフェイス
公報種別:公開公報
出願番号:特願2012-289464
出願人:アップルインコーポレイテッド
全件表示
審査官引用 (5件)
-
メモリシステム
公報種別:公開公報
出願番号:特願2011-206105
出願人:株式会社東芝
-
半導体記憶制御装置
公報種別:公開公報
出願番号:特願2010-212646
出願人:株式会社東芝
-
高性能AHCIインターフェイス
公報種別:公開公報
出願番号:特願2012-289464
出願人:アップルインコーポレイテッド
全件表示
前のページに戻る