特許

J-GLOBAL ID：201703016465170435

半導体素子の製造方法及び半導体基板

発明者： 加藤 光治
出願人/特許権者： 株式会社テンシックス
代理人 (3件)： 小島 清路 ,  平岩 康幸 ,  鈴木 勝雅
公報種別：公開公報
出願番号（国際出願番号）：特願2016-022224
公開番号（公開出願番号）：特開2017-143115
出願日： 2016年02月08日
公開日（公表日）： 2017年08月17日
要約：

【課題】カーボン基板を使用することにより厚さが薄く高耐圧の半導体素子を製造する半導体素子の製造方法、及び半導体基板を提供する。【解決手段】半導体素子の製造方法は、カーボン基板1の少なくとも1面上に多結晶SiC層3を成膜する第1成膜工程と、第1の半導体材料からなる単結晶基板2に水素注入層25を形成する水素層形成工程と、カーボン基板1上に形成された多結晶SiC層3の表面と単結晶基板2とを接合する接合工程と、単結晶基板2を水素注入層25で分離することにより第1の単結晶層21を多結晶SiC層3上に残す分離工程と、第1の単結晶層21上に第2の半導体材料からなる第2の単結晶層4を成膜した複層基板を得る第2成膜工程と、第2の単結晶層4に半導体素子を形成する素子形成工程と、を備える。【選択図】図4

請求項（抜粋）：

カーボン基板の少なくとも1つの平面上に多結晶SiC層を成膜する第1成膜工程と、 第1の半導体材料の単結晶からなる単結晶基板の一方の平面から所定の深さに水素注入層を形成する水素層形成工程と、 前記カーボン基板の平面上に形成された前記多結晶SiC層の表面と前記単結晶基板の前記一方の平面とを接合する接合工程と、 前記単結晶基板を前記水素注入層で分離することにより、分離された前記単結晶基板の前記一方の平面側を第1の単結晶層として前記多結晶SiC層上に残す分離工程と、 前記第1の単結晶層の表面上に第2の半導体材料からなる第2の単結晶層を成膜することにより、前記カーボン基板に前記多結晶SiC層と前記第1の単結晶層と前記第2の単結晶層とが順に積層された複層基板を得る第2成膜工程と、 前記複層基板の前記第2の単結晶層に半導体素子を形成する素子形成工程と、 を備えることを特徴とする半導体素子の製造方法。

IPC (2件)：

H01L 21/02 ,  H01L 21/20

FI (3件)：

H01L21/02 B ,  H01L21/02 C ,  H01L21/20

Fターム (16件)：

5F152LL05 ,  5F152LN05 ,  5F152LN16 ,  5F152LN40 ,  5F152LP02 ,  5F152LP07 ,  5F152MM02 ,  5F152MM04 ,  5F152NN19 ,  5F152NP01 ,  5F152NP02 ,  5F152NP05 ,  5F152NP22 ,  5F152NQ01 ,  5F152NQ02 ,  5F152NQ05