特許
J-GLOBAL ID：201703016466081444
マルチプロセッサシステム、マルチプロセッサシステムにおける主記憶アクセス制御方法、及び、マルチプロセッサシステムにおける主記憶アクセス制御プログラム
発明者：
出願人/特許権者：
代理人 (2件)：
机 昌彦
, 下坂 直樹
公報種別：公開公報
出願番号（国際出願番号）：特願2016-018609
公開番号（公開出願番号）：特開2017-138755
出願日： 2016年02月03日
公開日（公表日）： 2017年08月10日
要約：
【課題】主記憶を共有するマルチプロセッサシステムにおいて、プロセッサ間の同期処理において発生するオーバヘッドを低減する。【解決手段】主記憶60を共有するプロセッサ40-1乃至40-nと、主記憶60へのアクセス命令を処理する主記憶アクセス制御装置50と、を備え、プロセッサ40-1乃至40-nは、主記憶60における特定の領域からの読み出しを行う際に、その特定の領域が、後続命令によって更新されるまで、その特定の領域からの読み出しを保留することを指示する更新待ち読み出し命令を発行し、主記憶アクセス制御装置50は、主記憶60へのアクセス命令を1以上記憶する命令記憶部52と、命令記憶部52に更新待ち読み出し命令が記憶されている場合、後続命令によって、当該特定の領域が更新されたのちに、その特定の領域からの読み出しを実行する命令実行部53と、を備える。【選択図】 図5
請求項（抜粋）：
主記憶を共有する複数のプロセッサと、前記プロセッサから発行された前記主記憶へのアクセス命令を処理する主記憶アクセス制御装置と、を備え、
前記プロセッサは、前記主記憶における特定の領域からの読み出しを行う際に、前記特定の領域が、前記複数のプロセッサのうちの少なくともいずれかから発行された後続命令によって更新されるまで、前記特定の領域からの読み出しを保留することを指示する更新待ち読み出し命令を発行し、
前記主記憶アクセス制御装置は、
前記複数のプロセッサから発行された、前記主記憶へのアクセス命令を1以上記憶する命令記憶手段と、
前記命令記憶手段に前記更新待ち読み出し命令が記憶されている場合、前記後続命令によって、前記特定の領域が更新されたのちに、前記特定の領域からの読み出しを実行する命令実行手段と、
を備える、
マルチプロセッサシステム。
IPC (2件)：
FI (2件)：
G06F15/167 610G
, G06F9/46 475A
