特許
J-GLOBAL ID：201703017360521441

並列ビットインターリーバ

発明者：
ペトロフ ミハイル

ペトロフ ミハイル について


出願人/特許権者：
パナソニック株式会社

パナソニック株式会社 について


代理人 (1件)： 特許業務法人 ナカジマ知的財産綜合事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-179349
公開番号（公開出願番号）：特開2017-017744
出願日： 2016年09月14日
公開日（公表日）： 2017年01月19日
要約：
【課題】疑似巡回低密度パリティチェック符号を用いたビットインターリーブ符号化変調システム用の、効率的なインターリーブ技術を提供する。【解決手段】各巡回ブロックのビットのコンステレーション語中の位置を決定する巡回ブロックパーミュテーション規則に従って符号語の巡回ブロックを並び替える巡回ブロックパーミュテーション2310と、巡回ブロックの並び替え後の符号語のビットを並び替えるセクションパーミュテーション2010を含む。【選択図】図23
請求項（抜粋）：
リピートアキュミュレート疑似巡回低密度パリティチェック符号化方式を含む疑似巡回低密度パリティチェック符号化方式で生成された符号語のビットを並び替えるビットインターリーブ方法であって、 前記ビットインターリーブ方法は、 それぞれがQ個のビットからなるN個の巡回ブロックで構成されるN×Qビットの前記符号語に対して、前記巡回ブロックの並び替えを規定した巡回ブロックパーミュテーション規則に従って前記巡回ブロック単位の並び替えを行う巡回ブロックパーミュテーション処理を施す巡回ブロックパーミュテーションステップと、 前記巡回ブロックパーミュテーション処理が施された前記符号語に対して、各前記巡回ブロックのQ個のビットをM行の行列のうちの一つの行の行方向に書き込み、列方向に読み出すことと等価なカラム-ロウパーミュテーション処理を施すビットパーミュテーションステップと、 前記ビットパーミュテーション処理が施された符号語を、それぞれがM個のビットよりなる複数のコンステレーション語に分割する分割ステップと、 を有し、 前記Nは前記Mの倍数である、 ことを特徴とするビットインターリーブ方法。
IPC (3件)：
H03M 13/27 ,  H03M 13/19 ,  H04L 27/00
FI (3件)：
H03M13/27 ,  H03M13/19 ,  H04L27/00 B
Fターム (4件)：
5J065AE02 ,  5J065AG06 ,  5K004AA01 ,  5K004BB05
引用特許：
出願人引用 (2件)
  • 変調器及び変調方法
    公報種別：公開公報   出願番号：特願2007-294927   出願人：松下電器産業株式会社
  • 特許第5719928号
引用文献：
出願人引用 (3件)
  • Final draft ETSI EN 302 755, 201010, V1.2.1, pp.1,17,39-43
  • Macro Interleaver Design for Bit Interleaved Coded Modulation with Low-Density Parity-Check Codes
  • Performance of belief propagation coded modulation with iterative decoding

前のページに戻る

TOP

BOTTOM