特許

J-GLOBAL ID：201703017430157599

炭化珪素半導体装置およびその製造方法

発明者： 福井 裕 ,  香川 泰宏 ,  田中 梨菜 ,  阿部 雄次 ,  今泉 昌之
出願人/特許権者： 三菱電機株式会社
代理人 (2件)： 吉竹 英俊 ,  有田 貴弘
公報種別：再公表公報
出願番号（国際出願番号）：JP2013007462
公開番号（公開出願番号）：WO2014-103257
出願日： 2013年12月19日
公開日（公表日）： 2014年07月03日
要約：

炭化珪素基板のオフ角が半導体装置の特性に与える影響を低減し、動作安定性の向上と低抵抗化を実現できる炭化珪素半導体装置を提供する。オフ角を有する炭化珪素半導体基板に形成されたトレンチゲート型炭化珪素MOSFET半導体装置において、ウェル領域の中の前記トレンチの第1側壁面側に低チャネルドープ領域を設け、ウェル領域の中の前記トレンチの第2側壁面側に前記低チャネルドープ領域より実効的アクセプタ濃度が低い高チャネルドープ領域を設ける。

請求項（抜粋）：

オフ角を有する炭化珪素半導体基板の第1の主面上に形成された炭化珪素で構成される第1導電型のドリフト領域と、 前記ドリフト領域の表面上に形成された炭化珪素で構成される第2導電型のウェル領域と、 前記ウェル領域の表層部に選択的に形成された炭化珪素で構成される第1導電型のソース領域と、 前記ソース領域の表面から前記ウェル領域を貫通して前記ドリフト領域に達するトレンチと、 前記トレンチの内部にゲート絶縁膜を介して形成されたゲート電極と、 前記ウェル領域と前記ソース領域とに接続されたソース電極と、 前記炭化珪素半導体基板の第1の主面の反対側の面である第2の主面に炭化珪素半導体基板に接して形成されたドレイン電極と、 前記ウェル領域内に形成された、前記ウェル領域より不純物濃度が大きい第2導電型の高濃度ウェル領域と を備え、 前記トレンチの第1側壁面側の前記ウェル領域には低チャネルドープ領域が形成され、前記トレンチの第2側壁面側の前記ウェル領域には前記低チャネルドープ領域より実効的アクセプタ濃度が低い高チャネルドープ領域が形成されたことを特徴とする炭化珪素半導体装置。

IPC (5件)：

H01L 29/78 ,  H01L 29/12 ,  H01L 21/336 ,  H01L 29/739 ,  H01L 21/28

FI (8件)：

H01L29/78 652E ,  H01L29/78 652T ,  H01L29/78 653A ,  H01L29/78 658A ,  H01L29/78 652F ,  H01L29/78 652J ,  H01L29/78 655A ,  H01L21/28 301B

Fターム (12件)：

4M104AA03 ,  4M104BB01 ,  4M104BB39 ,  4M104CC01 ,  4M104CC05 ,  4M104EE03 ,  4M104EE06 ,  4M104EE09 ,  4M104EE15 ,  4M104FF02 ,  4M104GG09 ,  4M104GG18