特許

J-GLOBAL ID：201703018300543647

アドレス記憶方法およびリング網

発明者： 龍野 秀雄
出願人/特許権者： 龍野 秀雄
公報種別：公開公報
出願番号（国際出願番号）：特願2016-082546
公開番号（公開出願番号）：特開2017-192118
出願日： 2016年04月17日
公開日（公表日）： 2017年10月19日
要約：

【課題】記録アドレスのビット長の短いアドレス記憶法を用いたツリー状リング網を利用したパケット転送システムを提供すること。【解決手段】記憶すべきアドレスから下位アドレスを採取し、その下位アドレスでアドレスメモリをアドレス指定した位置に1を記憶することで、記憶すべきアドレス全体の記憶の代わりにする。但し、そのアドレス記憶法で起きるアドレス記憶の誤記憶に関して、そのアドレス記憶法を双方向リング網のパケットドロップ用のあいまい記憶アドレスメモリに適用し、ドロップ用アドレスメモリでのリングからドロップするパケットのドロップアドレスの誤記憶を、双方向リング網の逆方向リング用のパケット通過用のあいまい記憶ビット列合成値メモリとパケットドロップ用のアドレステーブルで避けるアドレス記憶法を用いた最上位リングに一つの交換機を接続したツリー状リング網に適用する。【選択図】図1

請求項（抜粋）：

アウターリングとそのリングと伝送方向が逆のインナーリングからなる2つのリング伝送路と、この2つのリング伝送路上に頂点ノードと、ノードからアウターリングに送出されたパケットが前記頂点ノードに到達するのに最も長い距離を要するノードである終点ノードとその終点ノードと前記頂点ノード間の複数のノードとを備えた構成の2重リング網がツリー状に配置され、各下位リングの頂点ノードのアウターリングから全パケットがドロップしたそのパケットは上位リングのアウターリングに接続され、各下位リングの頂点ノードのインナーリングには上位リングのインナーリングからドロップしたパケットが接続された構成であり、そのツリー状に配置されたツリー状リング網の最上位リング網の頂点ノードに一つの交換機が接続され、アウターリングを転送されるパケットはリング内では頂点ノードまでノードをドロップせずに通過する構成のパケット転送システムにおいて、リングにパケットがアッドした場合に、アッドしたノードのインナーリング用のパケットドロップ用のあいまい記憶アドレスメモリである1つのメモリをパケットの送信元アドレスの下位アドレスでアドレス指定した位置に1を記憶し、かつ、インナーリング用のパケット通過用のあいまい記憶ビット列合成値メモリである一つのメモリを、そのパケットの送信元アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットの排他的論理和のビット列でアドレス指定した位置に1が記憶されていない場合には、そのパケットをそのままアウターリング上を交換機に向かわせ、1が記憶されている場合には、インナーリング用のパケットドロップ用のアドレステーブルにそのパケットの送信元アドレス全体を記憶して、そのパケットをアウターリング上を交換機に向かわせ、交換機に向かう途中のノードのインナーリング用のパケットドロップ用のアドレステーブルにそのパケットの送信元アドレス全体が記憶されている場合には、そのアドレスを消去すると共に、インナーリング用のパケットドロップ用のあいまい記憶アドレスメモリである1つのメモリをそのパケットの送信元アドレスの下位アドレスでアドレス指定した場合に1が読み出されない場合には、そのパケットをそのノードを通過させ、1が読み出される場合には、そのノードのパケット通過用のあいまい記憶ビット列合成値メモリである1つのメモリを、そのパケットの送信元アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットの排他的論理和のビット列でアドレス指定した位置に1を記憶してそのパケットを交換機に向かわせることにより交換機から端末方向からのパケットがリングにアッドしたノードまでパケットがインナーリングを端末方向に進む片経路を確保する手段と、交換機に頂点ノードのアウターリングから到着したパケットをインナーリングに送出する機能を含む交換機能手段と、インナーリングに送出されたパケットが終点ノードを除くノードに到着した場合に、パケットドロップ用のあいまい記憶アドレスメモリである1つのメモリをそのパケットの宛先アドレスの下位アドレスでアドレス指定した場合に1が読み出されない場合には、そのパケットをそのノードを通過させ、1が読み出される場合で、かつ、パケット通過用のあいまい記憶ビット列合成値メモリである1つのメモリを、そのパケットの宛先アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットの排他的論理和のビット列でアドレス指定した位置に1が記憶されていない場合には、そのパケットをそのノードでドロップさせ、一方、パケット通過用のあいまい記憶ビット列合成値メモリである1つのメモリを、そのパケットの宛先アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットの排他的論理和のビット列でアドレス指定した位置に1が記憶されている場合で、そのパケットの宛先アドレス全体がパケットドロップ用のアドレステーブルにある場合には、そのノードでドロップさせ、無い場合には、そのノードを通過させる終点ノードを除くノードでのインナーリングを転送されるパケットのドロップまたは通過の判断手段とを備えたこと特徴とするパケット転送システム

IPC (1件)：

H04L 12/42

FI (1件)：

H04L12/42 A

Fターム (5件)：

5K031AA04 ,  5K031CB16 ,  5K031DA06 ,  5K031DA12 ,  5K031DB10