特許
J-GLOBAL ID:201703019005950202
電子機器、及び電子機器の制御方法
発明者:
出願人/特許権者:
代理人 (4件):
棚井 澄雄
, 森 隆一郎
, 松沼 泰史
, 伊藤 英輔
公報種別:再公表公報
出願番号(国際出願番号):JP2013053217
公開番号(公開出願番号):WO2014-125560
出願日: 2013年02月12日
公開日(公表日): 2014年08月21日
要約:
自装置に接続されている他の装置と通信を行い物理層を制御するn(nは2以上の整数)個の物理層制御部と、他の装置との通信における論理層を制御する論理層制御部と、自装置に対する待機指示に応じて論理層制御部を電源オン状態から待機状態に制御する制御部とを備え、n個の物理層制御部のうちの1個の物理層制御部は接続されている発振子を用いてクロックを生成し、他の物理層制御部は、発振子が接続されている物理層制御部が生成したクロックが入力される。
請求項(抜粋):
自装置に接続されている他の装置と通信を行い物理層を制御するn(nは2以上の整数)個の物理層制御部と、
前記他の装置との通信における論理層を制御する論理層制御部と、
自装置に対する待機指示に応じて、前記論理層制御部を電源オン状態から待機状態に制御する制御部と、
を備え、
n個の前記物理層制御部のうちの1個の前記物理層制御部は、接続されている発振子を用いてクロックを生成し、他の前記物理層制御部は、前記発振子が接続されている前記物理層制御部が生成した前記クロックが入力される
ことを特徴とする電子機器。
IPC (4件):
H04L 29/00
, G09G 5/00
, G06F 1/32
, G06F 1/04
FI (5件):
H04L13/00 T
, G09G5/00 510V
, G09G5/00 555D
, G06F1/32 Z
, G06F1/04 575
Fターム (30件):
5B011EA10
, 5B011LL11
, 5C182AA02
, 5C182AA03
, 5C182AA04
, 5C182BA01
, 5C182BB02
, 5C182BB04
, 5C182BB12
, 5C182BB23
, 5C182BB25
, 5C182BB26
, 5C182BC03
, 5C182BC26
, 5C182DA42
, 5C182DA62
, 5C182DA63
, 5C182DA66
, 5K034AA15
, 5K034CC02
, 5K034EE11
, 5K034FF01
, 5K034FF02
, 5K034FF11
, 5K034FF13
, 5K034GG02
, 5K034KK01
, 5K034SS01
, 5K034TT04
, 5K034TT06
前のページに戻る