特許
J-GLOBAL ID：201703019252972413
記録素子基板、記録ヘッド及び記録装置
発明者：
出願人/特許権者：
代理人 (6件)：
大塚 康徳
, 高柳 司郎
, 大塚 康弘
, 木村 秀二
, 下山 治
, 永川 行光
公報種別：特許公報
出願番号（国際出願番号）：特願2013-012439
公開番号（公開出願番号）：特開2013-176978
特許番号：特許第6141032号
出願日： 2013年01月25日
公開日（公表日）： 2013年09月09日
請求項（抜粋）：
【請求項1】 複数の記録素子を有する記録素子基板であって、
前記記録素子基板における基板内の情報を検知する検知回路と、
前記記録素子の駆動の制御を行なうための記録信号をシリアル入力し、シリアル/パラレル変換して当該記録信号をパラレル出力するシフトレジスタと、
前記シフトレジスタからパラレル出力された前記記録信号をラッチするラッチ回路と、
前記ラッチ回路にラッチされた前記記録信号に基づいて、前記複数の記録素子を駆動する駆動回路と、
を具備し、
前記シフトレジスタから前記記録信号が前記ラッチ回路にパラレル出力された後、次の記録信号のシリアル入力が開始されるまでの間に、前記検知回路からの前記情報に基づく検知信号が前記シフトレジスタにパラレル入力され、
前記シフトレジスタは、前記検知信号が前記シフトレジスタにパラレル入力された後、前記記録信号がシリアル入力されるのに同期して当該入力された検知信号をパラレル/シリアル変換してシリアル出力する、
ことを特徴とする記録素子基板。
IPC (1件)：
FI (2件)：
B41J 2/14 611
, B41J 2/14 201
