特許

J-GLOBAL ID：201703020094483653

トリゲート・デバイス及び製造方法

発明者： チャウ,ロバート ,  ドイル,ブライアン ,  カヴァリエロス,ジャック ,  バーレイジ,ダグラス ,  ダッタ,スーマン
出願人/特許権者： インテル コーポレイション
代理人 (3件)： 伊東 忠重 ,  伊東 忠彦 ,  大貫 進介
公報種別：特許公報
出願番号（国際出願番号）：特願2016-226687
公開番号（公開出願番号）：特開2017-041656
特許番号：特許第6211673号
出願日： 2016年11月22日
公開日（公表日）： 2017年02月23日
請求項（抜粋）：

【請求項1】 トランジスタを製造する方法であって、 シリコン・オン・インシュレータ(SOI)基板を用意する工程であり、前記SOI基板は、基板上の埋込酸化物層上にシリコン膜を有する、工程と、 前記SOI基板の前記シリコン膜をパターニングして、前記基板上の前記埋込酸化物層上にシリコンボディを形成する工程であり、前記シリコンボディは、頂面と、対向する側壁とを有し、前記側壁はボディ高さと前記側壁間のボディ幅とを定め、前記ボディ高さ及び前記ボディ幅は30nm未満であり、前記シリコンボディは、N型ドープされたシリコンボディである、工程と、 前記シリコンボディの前記頂面の上及び前記シリコンボディの前記対向する側壁の上にゲート誘電体層を形成する工程と、 前記シリコンボディを覆って及び前記埋込酸化物層を覆ってゲート材料を堆積する工程と、 前記ゲート材料をパターニングして、前記シリコンボディの前記頂面上の前記ゲート誘電体層の上に、及び前記シリコンボディの前記対向する側壁上の前記ゲート誘電体層に隣接して、ゲート電極を形成する工程であり、前記ゲート電極は、前記シリコンボディの前記対向する側壁に垂直に走る対向する側壁を有し、前記ゲート電極は30nm未満のゲート長を有する、工程と、 前記ゲート電極の前記対向する側壁を挟んで対向するように前記シリコンボディ内に一対のソース/ドレイン領域を形成する工程であり、前記ゲート電極の下方且つ前記一対のソース/ドレイン領域間の前記シリコンボディ内にチャネル領域が形成され、前記チャネル領域は、N型ドープされたチャネル領域である、工程と、 前記シリコンボディの前記チャネル領域内にハロ領域を形成する工程であり、前記ハロ領域は、N型ドープされたハロ領域である、工程と、 前記ゲート電極を挟んで対向するように前記シリコンボディの前記頂面の上に単結晶シリコンゲルマニウム層を形成して、隆起したソース及びドレイン領域を形成する工程であり、前記単結晶シリコンゲルマニウム層は、P型ドープされた単結晶シリコンゲルマニウム層である、工程と を有し、 前記ボディ高さ、前記ボディ幅及び前記ゲート長の寸法は、100mV/V未満のドレイン誘起障壁低下(DIBL)と80mV/decade未満のサブスレッショルド勾配とを有する完全空乏トランジスタを形成するのに適したものである、 方法。

IPC (4件)：

H01L 29/786 ( 200 6.01) ,  H01L 29/41 ( 200 6.01) ,  H01L 29/49 ( 200 6.01) ,  H01L 29/423 ( 200 6.01)

FI (8件)：

H01L 29/78 617 K ,  H01L 29/78 616 V ,  H01L 29/78 617 M ,  H01L 29/78 617 T ,  H01L 29/78 618 C ,  H01L 29/44 L ,  H01L 29/44 S ,  H01L 29/58 G