DRAM内のデータのリフレッシュを制御するための装置および方法

発明者： , ,
出願人/特許権者：
代理人 (4件)：村山靖彦 , 志賀正武 , 渡邊隆 , 実広信哉
公報種別：特許公報
出願番号（国際出願番号）：特願2013-020291
公開番号（公開出願番号）：特開2013-161482
特許番号：特許第6184703号
出願日： 2013年02月05日
公開日（公表日）： 2013年08月19日
請求項（抜粋）：

【請求項1】データを保存するためのダイナミック・ランダム・アクセス・メモリ(DRAM)と、前記DRAM内の各メモリに保存されているデータをリフレッシュするために前記DRAMを制御し、定期的にDRAMのリフレッシュ・サイクルを実行させるように構成されたリフレッシュ制御回路と、リフレッシュ・サイクル中に前記DRAMの記憶場所がリフレッシュされる順序を特定するアドレスのリフレッシュ・アドレス・シーケンスを生成するように構成されたリフレッシュ・アドレス・シーケンス生成器と、を具備し、前記リフレッシュ・アドレス・シーケンス生成器は、リフレッシュ・サイクル毎に異なるランダム順で前記記憶場所の少なくとも一部のアドレスで前記リフレッシュ・アドレス・シーケンスを生成するように構成され、前記リフレッシュ・アドレス・シーケンス生成器は、前記リフレッシュ・アドレス・シーケンスを前記記憶場所の前記少なくとも一部のアドレスで順次に生成する通常モードと、前記リフレッシュ・アドレス・シーケンスを前記記憶場所の前記少なくとも一部のアドレスで前記ランダム順に生成するランダム・モードとを有し、前記リフレッシュ・アドレス・シーケンス生成器は、データ処理を行うように構成された処理回路が通常モードで動作している場合に、前記通常モードで動作し、前記処理回路が省電力モードで動作している場合に、前記ランダム・モードで動作するようにさらに構成されるか、または前記リフレッシュ制御回路は、前記処理回路による前記DRAMへのアクセスを検出するようにさらに構成され、かつ前記リフレッシュ・アドレス・シーケンス生成器は、検出されたアクセス量が所定の閾値よりも大きい場合に、前記通常モードで動作し、前記検出されたアクセス量が前記所定の閾値よりも小さい場合に、前記ランダム・モードで動作するようにさらに構成されることを特徴とする装置。

IPC (2件)：

G06F 21/55 ( 201 3.01) , G06F 12/00 ( 200 6.01)

FI (2件)：

G06F 21/55 380 , G06F 12/00 550 B

引用特許：

審査官引用 (10件)

特開平2-005285
擬似乱数生成装置、擬似乱数生成方法および擬似乱数生成プログラム並びに暗号化装置および復号化装置
公報種別：公開公報出願番号：特願2006-116557 出願人：富士通エフ・アイ・ピー株式会社
データ記憶装置、電力制御方法、並びに、通信装置
公報種別：公開公報出願番号：特願2006-205714 出願人：ソニー株式会社

全件表示

引用文献：

審査官引用 (1件)

Security Refresh: Prevent Malicious Wear-out and Increase Durability for Phase-Change Memory with Dy

前のページに戻る