特許

J-GLOBAL ID：201703020299421308

半導体記憶装置

発明者： 永井 功寛 ,  羽生 正美 ,  鈴木 由香
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2016-061609
公開番号（公開出願番号）：特開2017-174484
出願日： 2016年03月25日
公開日（公表日）： 2017年09月28日
要約：

【課題】リーク電流を遮断すること。【解決手段】本発明に係る半導体記憶装置10は、第1のワード線と、第1のソース線と、ビット線とに接続される第1のトランジスタ110を有する第1のメモリセルと、第2のワード線と、第2のソース線と、ビット線とに接続される第2のトランジスタ120を有する第2のメモリセル12と、第1のトランジスタ110と同一構造であり、ダミーワード線と、ダミーソース線と、ダミービット線とに接続されるダミートランジスタ13と、第1のメモリセル11にデータを書き込むための所定電圧を第1のワード線に印加する場合、ダミービット線を第2のソース線と接続し、上記所定電圧を第1のダミーワード線に印加する電圧制御回路14とを備える。【選択図】図17

請求項（抜粋）：

第1のワード線と、第1のソース線と、第1のビット線とに接続される第1のトランジスタを有する第1のメモリセルと、 第2のワード線と、第2のソース線と、前記第1のビット線とに接続される第2のトランジスタを有する第2のメモリセルと、 前記第1のトランジスタと同一構造であり、第1のダミーワード線と、ダミーソース線と、ダミービット線とに接続される第1のダミートランジスタと、 前記第1のメモリセルにデータを書き込むための所定電圧を前記第1のワード線に印加する場合、前記ダミービット線を前記第2のソース線と接続し、当該所定電圧を前記第1のダミーワード線に印加する電圧制御回路と、を備えた、 半導体記憶装置。

IPC (2件)：

G11C 16/02 ,  G11C 16/04

FI (4件)：

G11C17/00 611E ,  G11C17/00 624 ,  G11C17/00 623A ,  G11C17/00 611F

Fターム (18件)：

5B225BA02 ,  5B225BA03 ,  5B225BA09 ,  5B225CA19 ,  5B225DB02 ,  5B225DB22 ,  5B225EA07 ,  5B225EB10 ,  5B225EC06 ,  5B225EC09 ,  5B225EG09 ,  5B225EG18 ,  5B225EJ06 ,  5B225EJ09 ,  5B225EJ10 ,  5B225FA02 ,  5B225FA05 ,  5B225FA07