文献

J-GLOBAL ID：201802211718418972   整理番号：18A1513184

複雑な乗算器の自動デバッグと固定のための記号計算機代数とBoole充足可能性の結合【JST・京大機械翻訳】

Combining Symbolic Computer Algebra and Boolean Satisfiability for Automatic Debugging and Fixing of Complex Multipliers

著者 (3件)： Mahzoon Alireza ,  GroBe Daniel ,  Drechsler Rolf
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISVLSI  ページ： 351-356  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディジタル回路の検証が失敗すると,デバッギングと固定が主要な後続タスクになる。計算ユニットは,多様なアーキテクチャと高い設計複雑性のために,デバッギングのための最も挑戦的な回路の一つである。顕著な例は乗算器である。既存の自動法はこれらの回路に対して失敗するので,両タスクは典型的に非常に時間がかかる手動で実行される。本論文では,Symbolic Computer Algebra(SCA)とBoole充足可能性(SAT)の組合せに基づく完全なデバッギングフローを提案した。完全な方法は,計算回路がその仕様を満たすために保証されるまで,完全なループを目標とする。このために,著者らのアプローチは,3つのフェーズ検証,位置確認,および固定から成る。実験評価において,最も複雑な乗算器アーキテクチャに対する著者らのアプローチの適用性を実証した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 位置決め ,  ディジタル回路 ,  数式処理 ,  *デバッギング ,  *乗算器 ,  位相 ,  計算機アーキテクチャ ,  適応性
準シソーラス用語： 複雑性 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 乗算器 ,  デバッグ ,  記号 ,  計算機代数 ,  充足可能性