文献

J-GLOBAL ID：201802212566951450   整理番号：18A0444423

階層的折畳みを用いたIIRディジタル格子フィルタ構造の設計【Powered by NICT】

Design of IIR digital lattice filter structure using hierarchical folding

著者 (1件)： Lende Puja (Y.C. College of engineering, Nagpur, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICCSP  ページ： 1611-1614  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 折畳み変換を用いて多重アルゴリズム演算は時間多重化または単一機能単位に折畳まれ,ディジタル信号処理(DSP)アーキテクチャにおける制御回路を決定することができる。本論文では,減少した面積,低消費電力に焦点を当て,回路の速度を増加させた。D SPアーキテクチャでは,シリコン面積を最小化することが重要であるので,ディジタルフィルタに折畳みを適用した。階層的折畳み変換は一つの下部組織に及ぼすのみ折畳みまたは合成を行い,次に折畳み構造におけるスイッチングインスタンスと遅延の数を変化させることによって折畳み過程を完成させた。解析的および実験的結果は,元の構造よりも折畳み構造と階層的折畳みにおける実行時間面積と増加を低下させることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 折畳み構造 ,  下部組織 ,  演算 ,  アルゴリズム ,  ケイ素 ,  制御回路 ,  計算機アーキテクチャ ,  ディジタルフィルタ ,  多重化 ,  *ディジタル方式 ,  *折畳み
準シソーラス用語： 実行時間 ,  低電力化 ,  ディジタル信号処理 ,  *格子形フィルタ , 【Automatic Indexing@JST】

分類 (2件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 折畳み ,  IIR ,  ディジタル ,  格子フィルタ ,  設計