抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
人工知能(A.I.)のような高性能コンピューティング(HPC)応用から,異なる機能を統合するための高度なマルチチップパッケージングは,SOCの代わりに高速の時間-市場と費用効果的な解決策となり得る。したがって,高度なパッケージングのためのより多くのI/O型の通信が必要である。この要求を満たすために,金型間の登録された経路選定ラインにおける多くの数が,産業の間の金型再分散層(RDL)に対する小型化のための一定の駆動をもたらす。本論文では,サブミクロン範囲(<1um)までのRDL線幅を持つ,超高密度(UHD)RDL技術[1]を実証した。この技術は,産業動向によるニーズをempすることができる。電気的性能,例えばビアチェーンの連続性,RDL Comb/Meander Rs,ラインからラインへの漏れ電流,および最終的に電気マイグレーション(EM),ストレスマイグレーション(SM),破壊電圧(Vbd),時間依存性電気破壊(TDDB)などを特性化し,電気試験データは,ビアチェーンの連続性,RDL Comb/Meander Rsおよび漏れ電流から>99%の収率を実証した。初期信頼性試験は,EM,SM,Vbd,TDDBなどの良好な性能を示し,本論文では,パッケージレベルの信頼性試験と結果についても述べた。RDL線幅とビアにおける更なるスケールダウンとしての基本的な技術的制約の観点から,シミュレーションと理論的予測に基づいて,それらを解決する可能なアプローチについて,潜在的な挑戦を議論する。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】