文献

J-GLOBAL ID：201802213962281245   整理番号：18A1507923

積層変圧器ベース並列電力結合器を用いた45nm SOI-CMOSによる60GHz電力増幅器【JST・京大機械翻訳】

60-GHz Power Amplifier in 45-nm SOI-CMOS Using Stacked Transformer-Based Parallel Power Combiner

著者 (3件)： Xia Jingjing (Department of Electrical and Computer Engineering, University of Waterloo, Waterloo, ON, Canada) ,  Fang Xiao-Hu (Department of Electrical and Computer Engineering, University of Waterloo, Waterloo, ON, Canada) ,  Boumaiza Slim (Department of Electrical and Computer Engineering, University of Waterloo, Waterloo, ON, Canada)
資料名： IEEE Microwave and Wireless Components Letters  (IEEE Microwave and Wireless Components Letters)
巻： 28  号： 8  ページ： 711-713  発行年： 2018年 
JST資料番号： W0099A  ISSN： 1531-1309  CODEN： IMWCBJ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本稿では,新しい積層変圧器(STF)ベースの並列結合器を用いた60GHz電力増幅器(PA)の設計について述べた。これは,従来のミリ波(ミリ波)変換器に基づく並列結合器,すなわち出力寄生伝送線路の主な限界を強調することにより始まる。次に,3つのオーバレイコイルに基づく新しいSTF並列結合器を提案した。解析は,自己インダクタンス,品質因子,および結合因子に関して有意な強化を明らかにし,提案した結合器における結合効率の強化をもたらした。次に,45nmシリコンオンインシュレータCMOS技術において,二段階ミリ波PAを実装した。作製したPAは,12.5GHz(50~62.5GHz)に等しい3dB帯域幅を実証した。1dB圧縮/飽和(OP_1dB/P_すわった)での出力パワーと対応する電力付加効率は,それぞれ16.2/18.5dBmと18.7/25.5%と記録された。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *変圧器 ,  変換器 ,  帯域幅 ,  EHF波 ,  *結合器 ,  *電力増幅器 ,  *CMOS ,  電力付加効率 ,  伝送線路 ,  自己インダクタンス
準シソーラス用語： CMOS技術 ,  結合効率 ,  品質因子 ,  *電力結合器 , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (5件)： 変圧器 ,  電力結合器 ,  SOI ,  CMOS ,  電力増幅器