文献

J-GLOBAL ID：201802214037504638   整理番号：18A1621044

通知指向パラダイムに基づくディジタル回路合成のためのツール【JST・京大機械翻訳】

A Tool for Digital Circuits Synthesis Based on Notification Oriented Paradigm

著者 (5件)： Kerschbaumer Ricardo ,  Simao Jean Marcelo ,  Fabro Joao Alberto ,  Erig Lima Carlos Raimundo ,  Linhares Robson Ribeiro
資料名： IEEE Latin America Transactions  (IEEE Latin America Transactions)
巻： 16  号： 6  ページ： 1574-1586  発行年： 2018年 
JST資料番号： W2450A  ISSN： 1548-0992  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： FPGAs(フィールドプログラマブルゲートアレイ)は,それらが並列性を可能にするので,大きな処理能力を必要とするアプリケーションの代替案であることが証明されている。なお,高水準合成ツールはFPGAを使用するためにハードウェア知識なしで専門家を可能にする。しかしながら,この高水準ツールは,それらが逐次技術に基づいているか,抽象化の不十分なレベルを持つ言語に依存するので,並列性を適切に探索することを可能にしない。本論文では,高水準合成ツールとしてのディジタルハードウェアのための通知指向並列(NOP)の利用を提案した。NOPは,ルールと協調エンティティに基づいて,アプリケーションを設計して実行するための新しい概念を提示する開発技術であり,それは並列方法で通知を通して通信する。新しい高レベル合成ツールとしてのディジタルハードウェアの作成におけるNOPの利用を可能にするために,新しいプログラミング言語を提案し,コンパイラとエミュレータの両方を実装した。これらのツールにより,高レベルNOPプログラムから直接VHDLコードを生成することが可能である。これらのツールで発生した回路の性能と安定性を評価するために,いくつかの実験を行った。これらの実験により,ディジタルハードウェアに対するNOPは,高レベルの開発環境から,適切な性能と並列性をもつ信頼できるディジタル回路を迅速かつ容易に生成できることを実証した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： プログラミング言語 ,  *ディジタル回路 ,  エミュレータ ,  回路設計 ,  言語 ,  応用プログラム ,  FPGA ,  ハードウェア ,  スループット ,  VHDL ,  コンパイラ ,  *ディジタル方式
準シソーラス用語： 開発環境 ,  エンティティ , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 通知 ,  パラダイム ,  ディジタル ,  回路合成 ,  ツール