文献

J-GLOBAL ID：201802214157804239   整理番号：18A2112848

低電圧低電力完全集積カオス発生器【JST・京大機械翻訳】

Low Voltage Low Power Fully Integrated Chaos Generator

著者 (3件)： Jin Jie (School of Information and Electrical Engineering, Hunan University of Science and Technology, P. R. China) ,  Jin Jie (College of Information Science and Engineering, Jishou University, Jishou 416000, P. R. China) ,  Zhao LV (School of Information and Electrical Engineering, Hunan University of Science and Technology, P. R. China)
資料名： Journal of Circuits, Systems, and Computers  (Journal of Circuits, Systems, and Computers)
巻： 27  号： 10  ページ： 1850155  発行年： 2018年 
JST資料番号： W0526A  ISSN： 0218-1266  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： シンガポール (SGP)  言語： 英語 (EN)

抄録/ポイント： 低電圧低電力完全集積カオス発生器を本論文で提示した。従来のオフ棚電子部品ベースのカオス発生器と比較して,設計した回路は完全に集積され,それはより低い供給電圧,より低い電力消費,およびより小さいチップ面積を達成する。提案した完全集積カオス発生器を,Cadence IC設計ツールを用いて,GlobalFoundries 0.18[数式:原文を参照]μm CMOS 1P6M RFプロセスで検証した。シミュレーション結果は,完全集積カオス発電機が±2.5[数式:原文を参照]V電源電圧から17[数式:原文を参照]mWを消費することを実証した。さらに,カオス発生器のチップ面積は試験パッドを含めて1.755[数式:原文を参照] mm2であり,広い範囲の実用的応用の見通しを有している。Copyright 2018 World Scientific Publishing Company All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電子部品 ,  シミュレーション ,  *カオス ,  パッド ,  発振器 ,  CMOS ,  演算増幅器 ,  電力消費
準シソーラス用語： 電源電圧 ,  設計ツール ,  チップ面積 ,  供給電圧 ,  *カオス発生器 ,  *低電圧 ,  *低電力化 , 【Automatic Indexing@JST】

著者キーワード (5件)： カオス ,  Chuaの回路 ,  演算増幅器(OA) ,  Wienブリッジ発振器 ,  完全統合

分類 (1件)： 発振回路  (NC05020Y)

タイトルに関連する用語 (4件)： 低電圧 ,  低電力 ,  集積 ,  カオス発生器