文献

J-GLOBAL ID：201802214162879800   整理番号：18A0443815

実時間応用のための動的構成可能な基数パイプラインFFTアルゴリズム【Powered by NICT】

A dynamically configurable-radix pipelined FFT algorithm for real time applications

著者 (4件)： Shokry Benjamin (Electronics and Communications Engineering Department, Faculty of Engineering, Ain Shams University, Cairo, Egypt) ,  Dessouky Mohamed (Electronics and Communications Engineering Department, Faculty of Engineering, Ain Shams University, Cairo, Egypt) ,  Safar Mona (Computer and Systems Engineering Department, Faculty of Engineering, Ain Shams University, Cairo, Egypt) ,  El-Kharashi M. Watheq (Computer and Systems Engineering Department, Faculty of Engineering, Ain Shams University, Cairo, Egypt)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICCES  ページ： 402-407  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 動的に構成可能な基数処理要素を用いた効率的なパイプライン高速Fourier変換を提示した。使用した建築設計は,単一経路遅延フィードバックである。提案した設計は待ち時間と簡単で低コストのアーキテクチャ87.5乗算器%のハードウェア利用率を最適化した。提案したアーキテクチャは,付加的な段階を用いた1024点の倍数を支援するスケーラブルである。提案した設計は,FPGAに実装した。さらに,付加的段階は,FFTサイズに達するために添加することができた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： FPGA ,  ハードウェア ,  建築設計 ,  待ち時間 ,  乗算器 ,  最適化 ,  計算機アーキテクチャ ,  高速Fourier変換 ,  *アルゴリズム
準シソーラス用語： 利用率 ,  遅延フィードバック ,  *基数 ,  *実時間 , 【Automatic Indexing@JST】

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： 実時間 ,  応用 ,  基数 ,  パイプライン ,  FFT ,  アルゴリズム