文献

J-GLOBAL ID：201802214211809630   整理番号：18A0860782

22FFL FinFET技術のトランジスタ信頼性特性化とモデリング【JST・京大機械翻訳】

Transistor reliability characterization and modeling of the 22FFL FinFET technology

著者 (16件)： Su C.-Y. (Logic Technology Development Quality and Reliability, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Armstrong M. (Portland Technology Development, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Jiang L. (Portland Technology Development, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Kumar S. A. (Logic Technology Development Quality and Reliability, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Landon C. D. (Portland Technology Development, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Liu S. (Portland Technology Development, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Meric I. (Logic Technology Development Quality and Reliability, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Park K. W. (Logic Technology Development Quality and Reliability, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Paulson L. (Portland Technology Development, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Phoa K. (Portland Technology Development, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Sell B. (Portland Technology Development, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Standfest J. (Logic Technology Development Quality and Reliability, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Sutaria K. B. (Logic Technology Development Quality and Reliability, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Wan J. (Portland Technology Development, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Young D. (Logic Technology Development Quality and Reliability, Intel Corp., Hillsboro, Oregon, U.S.A.) ,  Ramey S. (Logic Technology Development Quality and Reliability, Intel Corp., Hillsboro, Oregon, U.S.A.)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： IRPS  ページ： 6F.8-1-6F.8-7  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,高性能と低電力設計オプションを可能にするために,広範囲のデバイスオフセットを含む,Intelの22FFL FinFET技術のトランジスタ信頼性について述べた。BTI,TDDB,自己加熱およびHCIの詳細な評価を含めて,種々のデバイスのピッチ,チャネル長および閾値電圧からの影響を実証した。プロセス統合の詳細は信頼性メカニズムとの相互作用を強調するために含まれる。さらに,モデリング結果は,離散デバイスとベンチマーク回路の両方でシリコンと良く一致することを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： *キャラクタリゼーション ,  相互作用 ,  *トランジスタ ,  *信頼性 ,  ケイ素 ,  *モデリング
準シソーラス用語： ベンチマーク回路 ,  プロセス統合 ,  閾値電圧 ,  チャネル長 ,  自己加熱 ,  TDDB ,  低電力化 ,  *FinFET , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： FinFET ,  トランジスタ ,  特性化 ,  モデリング