文献

J-GLOBAL ID：201802214382572635   整理番号：18A1508143

1R記憶シナプスを持つオンチップ訓練可能でクロックのないスパイキング神経回路網【JST・京大機械翻訳】

An On-Chip Trainable and the Clock-Less Spiking Neural Network With 1R Memristive Synapses

著者 (2件)： Shukla Aditya (Department of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India) ,  Ganguly Udayan (Department of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India)
資料名： IEEE Transactions on Biomedical Circuits and Systems  (IEEE Transactions on Biomedical Circuits and Systems)
巻： 12  号： 4  ページ： 884-893  発行年： 2018年 
JST資料番号： W1885A  ISSN： 1932-4545  CODEN： ITBCCW  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スパイキングニューラルネットワーク(SNNs)は,低電力で学習し認識するための脳の能力を模倣する試みにおいて探求されている。周辺におけるシナプス重みとニューロン運転者として役立つ,高度に拡張可能な抵抗性RAMまたはRRAMアレイを有するクロスバーアーキテクチャは,SNNに対する魅力的なオプションである。シナプス重みを読み出すためには,RRAMを横切る小さな振幅バイアスを必要とし,学習を行うことによりコンダクタンスの変化を生み出すためには,大きな振幅のバイアスパルスを必要とする。読み取りと書込みを同時に行うための矛盾するバイアス振幅の要求は,生物学に対して,非同期的に重要な課題である。文献で示唆された解は,時計に基づく読出しまたは書込み操作の時間分割多重化,および書込みと一致するときの読み取りを無視する近似に依存している。本論文では,この課題を克服し,異なる周波数領域において読み取りと書込みを行うクロックのない手法を提案した。これにより,SNN上での学習と認識が同時に可能になる。ソフトウェア等価性能を実証するために,2層フィードフォワードIrisを分類することによりSPICE回路シミュレータにおける提案方式を検証した。このシステム性能は,線形性から外れているにもかかわらず,現実的なRRAMにおけるコンダクタンスの電圧依存性によって悪影響を受けない。全体として,著者らのアプローチは,ハードウェアにおける生物学的SNNアルゴリズムの直接実装を可能にした。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *シナプス ,  ニューロン ,  多重化 ,  バイアス ,  ソフトウェア ,  コンダクタンス ,  ハードウェア ,  *クロック ,  フィードフォワード ,  アルゴリズム ,  計算機アーキテクチャ ,  パルス
準シソーラス用語： ReRAM ,  低電力化 ,  *オンチップ , 【Automatic Indexing@JST】

分類 (2件)： 音声処理  (JE05000E) ,  信号理論  (ND02020G)

タイトルに関連する用語 (5件)： シナプス ,  オンチップ ,  訓練 ,  クロック ,  神経回路網