文献

J-GLOBAL ID：201802215055653782   整理番号：18A0195531

入力オフセット解除を持つ低オフセット動的コンパレータ【Powered by NICT】

A low-offset dynamic comparator with input offset-cancellation

著者 (5件)： Pei Ruihan (Institute of Microelectronics, Tsinghua University, Beijing 100084, China) ,  Liu Jia (Institute of Microelectronics, Tsinghua University, Beijing 100084, China) ,  Tang Xian (Graduate School at Shenzhen, Tsinghua University, Shenzhen, China) ,  Li Fule (Institute of Microelectronics, Tsinghua University, Beijing 100084, China) ,  Wang Zhihua (Institute of Microelectronics, Tsinghua University, Beijing 100084, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ASICON  ページ： 132-135  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,入力オフセット解除技術を用いた低オフセットダイナミックコンパレータを提案した。ダイナミックコンパレータのオフセットは主に動的前置増幅器によって決定される。提案した技術は,動的前置増幅器と入力直列コンデンサの支援の下での入力オフセット解除を達成し,静止電流はなかった。しきい値電圧不整合とサイジング因子不整合から生じるオフセットを除去することができる。127μm~2の面積を持つ65nm CMOS技術により実装したプロトタイプコンパレータ。シミュレーション結果は,それが1シグマ(σ)で1.16mVオフセットを達成することを示す,オフセット解除の無い対応材は1シグマ(σ)で8.91mVオフセットを達成した。レイアウト後のシミュレーション後,1シグマ(σ)でオフセットは 1.56mVに増加しわずかであった。電力消費は,1.2V電源からは135μW,500MHz動作である。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *コンパレータ ,  電力消費 ,  コンデンサ ,  電流 ,  シミュレーション ,  サイジング ,  *オフセット ,  CMOS ,  不整合 ,  前置増幅器
準シソーラス用語： 閾値電圧 , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (2件)： オフセット ,  コンパレータ