文献
J-GLOBAL ID:201802215265603189   整理番号:18A1895024

高分解能とスペクトル拡散能力を持つ標準セルベースの全ディジタルPWM変調器【JST・京大機械翻訳】

A Standard-Cell-Based All-Digital PWM Modulator With High Resolution and Spread- Spectrum Capability
著者 (6件):
資料名:
巻: 65  号: 11  ページ: 3885-3896  発行年: 2018年 
JST資料番号: C0226B  ISSN: 1549-8328  CODEN: ITCSCH  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
ディジタルパルス幅変調器(DPWMs)のDC-dcコンバータ用の制御器としての使用は,プロセス変動,プログラム可能性,およびディジタルアーキテクチャにおける複雑な制御アルゴリズムへの容易さに対する感度が低いため,ますます一般的になっている。DPWMsは,限界サイクルを避けるために高分解能を必要とする。さらに,特に高周波スイッチング電力変換器では,電磁干渉(EMI)の低減が重要である。本論文では,新しいDPWM回路を提案した。この回路は標準セルのみを使用し,新しい技術ノードに対するporビリティを消去する。DPWMは,周波数とデューティサイクルの両方を調整することができる,強化されたカウンターベースアーキテクチャに基づいて,粗い遅延ステージを含んでいる。結果として,提案したDPWMは,EMIを低減するために,任意の変調則により,スペクトル変調をサポートした。DPWMはまた,優れた線形性と分解能を有するディジタル制御NANDベース遅延線を用いる微細遅延ステージを含んでいる。測定装置を用いて,実行時間,プロセス,電圧,および温度変化を補償した。この回路は低コストUMC 130nm CMOS技術で製作され,44ピンパッケージに適している。チップは,10MHzまでの広いスペクトルのパルス幅波形を発生させることができる。本論文では,バックdc-dcコンバータにおけるEMIの測定について報告した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 

前のページに戻る