文献

J-GLOBAL ID：201802215518913767   整理番号：18A0668384

FPGAに基づく構成可能タイミング信号発生システムの設計【JST・京大機械翻訳】

Design of configurable timing signal generator based on FPGA

著者 (5件)： Wei Jianhua (西安工程大学電子信息学院 西安 710048) ,  Liu Qi (西安工程大学電子信息学院 西安 710048) ,  Qi Pan (西安工程大学電子信息学院 西安 710048) ,  Wang Yafeng (西安工程大学電子信息学院 西安 710048) ,  Jing Xiaoxiao (西安工程大学電子信息学院 西安 710048)
資料名： Guowai Dianzi Celiang Jishu  (Guowai Dianzi Celiang Jishu)
巻： 36  号： 10  ページ： 107-109  発行年： 2017年 
JST資料番号： C3508A  ISSN： 1002-8978  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 特別なタイミング信号の要求を満たすために,タイミング信号発生システムを設計し,マルチタイミング信号の出力を実現することができた。このタイミング信号発生システムは上位機と下位機の二つの部分から構成され、上位機ソフトウェアは出力のタイミング信号を配置し、下位機はSTM32+FPGAを結合したハードウエア構造を採用し、配置後のマルチタイミング信号出力を実現する。下位機のSTM32チップとFPGAは二つの異なるクロックを採用するため、FPGA内で非同期FIFOを用いて、T M 32チップとのデータ通信を実現し、両者間の並列データ転送を有効に実現した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： ソフトウェア ,  FIFO ,  クロック ,  *同期信号 ,  データ通信 ,  データ転送 ,  *FPGA ,  ハードウェア

著者キーワード (4件)： timing signal ,  FPGA ,  STM32 ,  FIFO

分類 (2件)： 半導体集積回路  (NC03162T) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： FPGA ,  タイミング信号 ,  発生システム ,  設計