抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
Rowhammerは,最近の動的ランダムアクセスメモリ(DRAM)デバイスにおける既知のセキュリティ脆弱性であり,メモリのアレイへの反復アクセスは,電荷漏れ/容量結合により隣接列におけるビットをフリップできる。いくつかの研究により,Rowhammer効果[1,2]とGoogleのプロジェクトゼロは,セキュリティ利用の2つの作業例を実証した[3]。さらに,多くの発表されたシナリオは,32nm以下のスケール化DRAMが,DRAMビットの減少した間隔により,Rowammer問題[3]のために,潜在的なハッキング攻撃に曝されることを強調する。したがって,類似の問題に対する新しい来るべき技術を試験することは自然である。DRAMとスピン転送トルク磁気ランダムアクセスメモリ(ST-RAM)の動作機構は劇的に異なっているが,ST-RAMが類似のRowhammer効果に対して潜在的に脆弱であるか否かについては文献では報告されていないか,議論されていない。故障の機構はDRAMにおける十分な電荷漏れであるが,ST-RAMにおける対応する機構は隣接する選択されたビットによって発揮される双極子磁場のために熱障壁の低下である可能性がある。熱障壁の低下により,誤ったビットフリップの確率を増加させることができる。この効果が実質的であるかどうかを確かめるために,非選択ビット(Oビット)に隣接する最近傍(Aビット)と次の最近傍ビット(Bビット)を,Fig1で示したようにシミュレーションした。ビット直径は55nm,中心ビット間隔は200nmである。すべてのAとBビットが同じ方向に磁化を持つと仮定したとき,Oビットにおける磁場をシミュレーションした。この構成は必ずしも,ビットの隣接列を選択する従来の考え方や隣接列(両面ハンマ)にも適合しないが,誤ったビットフリップのための最も好ましい条件が,STT-RAMで評価できるシナリオを提供する。3つの磁気層は,ST-RAMスタックに対応する適切な非磁性領域によって分離された各ビットにおいて仮定される。最上層は自由層(FL)に対応し,他は固定されている。一方,Oビットでの磁場を計算すると,中間層は最上部と底層に対して反対の磁化を持つと仮定した。最上層がフリップされ,中間層に平行な他の構成は,より小さい磁場を与えることが知られている。磁気静力学計算を行い,OビットのFL層のサイトにおける磁場を決定した。Oビットの全体積にわたる場の平均は,Fig2で示されるように,静磁気計算を用いてビット間隔の関数として評価される。200nmの最大ビット間隔に対して,シミュレーション場は約7Oeであり,一方,100nmビット間隔に対しては,それは60Oeまで増加した。解析計算は各ビットにおける各磁気層を点と仮定した。ここでは,Oビットの位置におけるこれらすべてのベクトル和を示した。シミュレーションと解析結果の間の矛盾は,ビット間隔が減少すると増加した。これは各層が点であると仮定したためである。これらの場の影響を評価するために,ストリング法を用いてOビット上に保存された0または1に対応する二つの磁気状態間のエネルギー障壁を評価した。Fig2のインセットは,7Oeの場に対して,エネルギー障壁の変化は,ビット誤り率のかなりの変化を引き起こすのに十分ではない1kT以下であることを示した。例えば,[4]のEQN18に基づくと,ビット誤り率は,10年の保持時間と1nsの緩和時間を仮定して,エネルギー障壁の1kT変化に対して2倍に過ぎない。150nmのビット間隔に対してさえ,BERの増加は一桁以下である。しかし,100nmのより小さいビット間隔では,BERは3桁まで上昇できる。従って,STT-RAMにおけるローハマー効果は200nmビット間隔では感知できないように見える。しかし,より低いビット間隔では,その効果は顕著になり,追加の設計ルールを回避する必要がある。DRAMの場合,問題を緩和するために,異なる技術を採用しなければならない。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
