文献

J-GLOBAL ID：201802215956657699   整理番号：18A0834327

EMC性能をアップさせるプリント基板設計 2.5次元電磁界解析を活用したプリント基板の低ノイズ設計と実測検証

著者 (1件)： 片桐高大 (三菱電機)
資料名： 電磁環境工学情報EMC  (月刊EMC)
巻： 31  号： 1  ページ： 66-73  発行年： 2018年05月05日 
JST資料番号： L0077A  ISSN： 0916-2275  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ・平面方向の電磁界解析と厚み方向の伝送線路解析を組み合わせた2.5次元電磁界解析を用いてプリント基板の電位分布の解析。
・解析結果から雑音伝搬メカニズムを明らかにし,設計段階においてプリント基板の配線・部品レイアウトの対策を実施。
・対策を反映したプリント基板の放射雑音低減の実証。

シソーラス用語： *電磁場解析 ,  *プリント基板 ,  *電磁干渉 ,  伝送線路 ,  雑音低減
準シソーラス用語： EMC【電磁干渉】 ,  電磁界解析

分類 (3件)： プリント回路  (NA05040O) ,  電磁気学一般  (BD01020N) ,  雑音一般  (ND04010J)

引用文献 (6件)：

• Mark I. Montrose, Printed Circuit Board Design Techniques for EMC Compliance: A Handbook for Designers Second Edition, IEEE Inc., New York, 2000.
• 岩井俊樹,木村吉志,池本義彦,佐藤厚志,石塚剛: ′′高速インターフェース搭載半導体パッケージにおける実測と電磁界シミュレーションの比較検討,′′ 第26回エレクトロニクス実装学会春季講演大会, 2012.
• Sigrity Power SI, cadence®, https://www.cadence.com/content/cadence-www/global/en_US/home.html
• Clayton R. Paul John Wiley & Sons Inc., Introduction to Electromagnetic Compatibility, 1992
• B. Archambeault, ′′PCB Layout for EMC Compliance,′′ EMC Europe 2015, WS1/WS7, Fundamentals of EMC , Dresden, Germany, August 2015.

タイトルに関連する用語 (9件)： EMC ,  プリント基板 ,  設計 ,  5次元 ,  電磁界解析 ,  活用 ,  低ノイズ ,  実測 ,  検証