文献

J-GLOBAL ID：201802217164625676   整理番号：18A0199712

飛行制御系におけるニューラルネットワークに基づくロバストなセンサ故障適応システムのハードウェア実装【Powered by NICT】

Hardware implementation of a neural network based robust sensor fault accommodation system in flight control system

著者 (5件)： Singh Seema (Department of Electronics and Communication Engineering, B.M.S. Institute of Technology and Management, Bangalore, India) ,  Abhijit M. (Department of Electronics and Communication Engineering, B.M.S. Institute of Technology and Management, Bangalore, India) ,  Pratham B. S. (Department of Electronics and Communication Engineering, B.M.S. Institute of Technology and Management, Bangalore, India) ,  Chirag P. T. (Department of Electronics and Communication Engineering, B.M.S. Institute of Technology and Management, Bangalore, India) ,  Abhinav A. (Department of Electronics and Communication Engineering, B.M.S. Institute of Technology and Management, Bangalore, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICICCS  ページ： 962-966  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： F8航空機制御システムのロバストなセンサ故障検出と適応システムのハードウェア実装について検討した。正常加速度センサの検出と適応ニューラルネットワークの二つの異なるモデルを用いて行った。故障適応の新しい方法のシミュレーションモデルは,ARMプロセッサの組込みシステムターゲットにおけるタイミング制約のために試験した。神経回路網に基づくセンサ故障検出と適応(NNSFA)システムの検証に使用されているF8航空機モデルおよびC星状コントローラの縦断的植物動力学。ロバストセンサ故障適応システムは,Atmel SAM3X8E ARM Cortex-M3CPUのARMターゲット上に実装した。このボードは界面パイロット入力コマンドとコックピットの表示へのADCとDACポートを持つinbuiltである。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 神経回路網 ,  *ロバスト性 ,  *制御系 ,  *故障 ,  航空機 ,  組込みシステム ,  制御装置 ,  シミュレーションモデル ,  *適応系 ,  *ニューラルネットワーク ,  コックピット ,  *飛行制御
準シソーラス用語： 加速度センサ ,  *ハードウェア実装 ,  *センサ故障 , 【Automatic Indexing@JST】

分類 (2件)： 人工知能  (JE08000Z) ,  ニューロコンピュータ  (JC06010Q)

タイトルに関連する用語 (6件)： 飛行制御 ,  ニューラルネットワーク ,  ロバスト ,  センサ故障 ,  適応システム ,  ハードウェア実装