文献

J-GLOBAL ID：201802217502482386   整理番号：18A1044387

スイッチ型Capapctierベースの1ST投機的タップによる4Gbpsデータレートのための1/4レート3タップDFE【JST・京大機械翻訳】

A quarter-rate 3-tap DFE for 4Gbps data rate with switched-capapctiors based 1^st speculative tap

著者 (2件)： Jeon Gyunam (Department of Electrical and Computer Engineering, Northeastern University, Boston, MA, USA) ,  Kim Yong-Bin (Department of Electrical and Computer Engineering, Northeastern University, Boston, MA, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISOCC  ページ： 244-245  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,スイッチドキャパシタを用いた4Gbpsデータレートに対する4分の1レート3タップDFE設計について述べた。スイッチキャパシタベースのハーフレートDFEの欠点を補うために,4分の1速度DFEを提案した。ハーフレートDFEでは,コンパレータは低い入力容量だけでなく,低い相互コンダクタンス(低い感度)を持ち,最初のポストカーソルを除去する。したがって,コンパレータは,ビットの正確な決定を行うために十分なプルダウン時間を持つ必要がある。4分の1速度DFEアプローチは,各データパスの低周波数で動作し,出力で広く開かれたアイダイアグラムのため,十分なプルダウン時間の利点を有する。さらに,それは半速度DFEより少ない電力を消費する。DFEは180nm技術ノードと1.8V電源でシミュレートした。S21パラメータ(チャネル損失)は4Gbpsデータレートで27dBであり,電力消費は14.52mWである。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： アイパターン ,  SC回路 ,  LF【周波数】 ,  チャネル ,  相互コンダクタンス ,  *スイッチ ,  コンパレータ ,  電力消費 ,  電力 ,  データパス
準シソーラス用語： *データレート , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  その他の伝送回路素子  (NC04070U)

タイトルに関連する用語 (5件)： 投機 ,  タップ ,  データレート ,  レート ,  DfE