文献

J-GLOBAL ID：201802217807714558   整理番号：18A1770385

仮想プロトタイプとポストシリコン設計のための仕様駆動自動適合チェック【JST・京大機械翻訳】

Specification-Driven Automated Conformance Checking for Virtual Prototype and Post-Silicon Designs

著者 (5件)： Gu Haifeng (Shanghai Key Laboratory of Trustworthy Computing, East China Normal University, Shanghai, 200062, China) ,  Chen Mingsong (Shanghai Key Laboratory of Trustworthy Computing, East China Normal University, Shanghai, 200062, China) ,  Wei Tongquan (Shanghai Key Laboratory of Trustworthy Computing, East China Normal University, Shanghai, 200062, China) ,  Lei Li (Intel Labs, Hillsboro, OR, 97124, United States) ,  Xie Fei (Department of Computer Science, Portland State University, Portland, OR, 97207, United States)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： DAC  ページ： 1-6  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： システムオンチップ(SoC)設計の複雑さの増加により,シリコン実装がそれらの高水準仕様に適合するかどうかを保証する方法が主要な課題になっている。この問題を扱うために,異なるレベルの設計間の矛盾を自動的に同定できる新しい仕様駆動適合性チェックアプローチを提案した。システムRDL仕様を拡張することによって,著者らの方式は,ドライバ要求によって引き起こされるインタフェイスレジスタのアクセス挙動を指定する高レベル形式デバイスモデル(FDMs)の生成を可能にした。仮想/シリコンデバイスへの同じドライバ要求による生成FDMsの記号実行に基づいて,著者らのアプローチは,異なるレベルでSoCの設計が与えられた仕様でモデル化されない予想外の挙動を示すかどうかを効率的にチェックできる。2つの産業ネットワークアダプタに関する実験は,仮想とポストシリコンプロトタイプの両方における不整合によって引き起こされたトラブルシューティングバグにおける著者らのアプローチの有効性を実証した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *ケイ素 ,  レジスタ ,  適応性 ,  モデリング ,  固体素子モデル ,  不整合 ,  ソフトウェア障害 ,  インタフェイス ,  アダプタ ,  *プロトタイプ
準シソーラス用語： トラブルシューティング ,  システムオンチップ ,  複雑性 ,  シリコンチップ ,  *仮想プロトタイプ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 仮想プロトタイプ ,  シリコン ,  設計 ,  仕様 ,  チェック