文献

J-GLOBAL ID：201802218258089818   整理番号：18A0521662

ステップチャネルTMDG MOSFETの混合モード解析による基礎的CMOSゲート設計【Powered by NICT】

Basic CMOS Gate Design by Mixed-Mode Analysis of Step-Channel TMDG-MOSFET

著者 (5件)： Kumar Pankaj ,  Zaman Syed Samsuz ,  Sarma Mansh Pratim ,  Ray Ashok ,  Trivedi Gaurav
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： iNIS  ページ： 173-178  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,二重ゲート(STMDG)ステップチャネル三重材料を有する新規MOSFET設計を紹介した。著者らの研究は,技術計算機支援設計(TCAD)シミュレーションツールSentaurusを用いたSTMDG MOSFETの設計を開始する。STMDG MOSFETの二つの構造を作成した。最初の設計(I型)では,構造はその厚さはソース-ドレインへの減少させる基板を持っている。第二の設計(タイプII)は,ソースとドレイン端の両方からテーパリングを持つ中央基板領域は最も薄い。これらのデバイスの性能は,典型的な線形チャネル三重材料二重ゲートMOSFET(LTMDG MOSFET)に反映された。電気とアナログ性能の両方を用いて,提案した構造の有効性を解析した。IV特性を用いて,閾値電圧,オン/オフ電流比,サブ閾値傾斜(SS)とドレイン誘起障壁低下(DIBL)を得た。次に,電気的性能からの静電ポテンシャルと電場プロットを評価した。さらにデバイスのアナログ性能は,相互コンダクタンス,容量利得と遮断周波数対ゲート電圧プロットから推定した。最後に,CMOSインバータ,STMDGタイプIとタイプIIのMOSFETを用いたNANDとNORゲートを設計し,本装置の有用性を示すためにその電圧伝達特性(VTC)及びスイッチング特性を最適化した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *チャネル ,  *MOSFET ,  *CMOS ,  最適化 ,  利得 ,  相互コンダクタンス ,  遮断周波数 ,  CAD【計算機】 ,  アナログ系 ,  電流 ,  電圧
準シソーラス用語： サブ閾値 ,  閾値電圧 ,  TCAD ,  二重ゲート , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (8件)： チャネル ,  MOSFET ,  混合モード ,  解析 ,  基礎 ,  CMOS ,  ゲート ,  設計